• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 564 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214：EEPROM 第0页初始化/启动的一些问题

admin
Guru**** 2529140 points
Other Parts Discussed in Thread: CDCE6214, CDCI6214

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1132621/cdce6214-some-questions-on-eeprom-page-0-initialization-startup

器件型号：CDCE6214
主题中讨论的其他器件： CDCI6214

我了解 CDCE6214 (CDCI6214)默认都支持4个100MHz HCSL 输出。

问题1：
从图 29在数据表中、加载 PAGE 0默认值并在不编程的情况下获取该输出似乎是唯一的要求、是将引脚23拉至低电平、对吧？
引脚11/12/19/20变为输出使能、引脚8切换复位、对吧？

问题2：
启动过程如下所示、对吧？
1) 1)将  PCB 上的引脚23拉低
2) 2)为 VDDVCO 供电；保持 RESETN 为低电平、直到 VDD 达到最终值的95%
3) 3)在 RESETN 电压上升至 高于0.8×VDDREF 之后、器件从复位状态释放、根据 OEx 引脚电平、在 Y1~Y4上输出100MHz HCSL。

问题3：  
我知道25MHz LVCMOS 时钟可以输入 到 XOUT (引脚1)而不是晶振。
PIN2应该被连接至 GND 还是保持悬空？ CDCEx 数据表提到连接到 GND、但 CDCIx 对此没有评论。

问题4：  
需要将 PIN4 (REFSEL)设置为低电平以使用引脚1作为 LVCMOS 时钟输入(25MHz)、对吧？

问题5：
两个数据表中的"典型应用"图显示了通过4.7K 电阻器将引脚23 (EEPROMSEL)和引脚4 (REFSEL)下拉为低电平。
为什么选择此值？ 我知道这些引脚内部有50k pU/PD 电阻器、所以您不能只将它们连接到 GND？ 这不是所描述的用例的原因是什么？

问题6.1：
有关启用/禁用输出的更多信息。
OEx 引脚上似乎有一个内部50k PU 电阻器、因此如果引脚保持悬空、则通道会自动启用、对吧？

问题6.2：
如果您想禁用任何输出、则需要将相应的 OEx 引脚拉至低电平、对吧？

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Darren、

    我们明天会回来。 很抱歉耽误你的时间。

    、请协助回答这些问题。

    此致、

    Jennifer

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Darren、  

    1：更正了拉低引脚以加载 EEPROM 页0。 是 的、引脚11/12/19/20变为输出使能、引脚8切换复位。  

    2.正确。  

    如果使用 XOUT 但不使用 XIN、则将 XIN 接地以确保无串扰。 如果使用 XOUT 或 XIN、则两者均可保持悬空、因为在时钟选择 MUX 时输入将被忽略。   

    4.正确，设置为低电平，以便多路复用器选择单端输入时钟。  

    原因是这两个引脚都是三态引脚。 它允许用户选择高电平或低电平、而内部电阻 器用于生成"中"状态的电压电平。 为什么选择4.7K 欧姆值 、我需要与团队进行仔细检查。 我会再回到这个问题上。  

    6.1明天我还需要与团队一起检查这个、如果 我没有弄错、引脚不能保持悬空、必须通过电阻器连接到 VDDREF。  

    6.2要禁用任何输出、请设置为高电平。  

    此致  

    维森特  

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Darren、  

    我已经与团队进行了检查并获得了更新。  
    选择4.7Ohm 电阻器的原因是电阻器的尺寸足够大、足以限制电流、但足够强、可以将引脚拉高。  

    6.1.是的、可以保持悬空、并且通道会自动启用。  

    此致、  


    维森特  

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vincente：

    [引用 userid="525030" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1132621/cdce6214-some-questions-on-eeprom-page-0-initialization-startup/4204916 #4204916"]

    6.2要禁用任何输出、请设置为高电平。  

    [/报价]

    请仔细检查引脚11、12、19、20。  

    上升沿(高电平) =启用
    下降沿(低电平) =禁用

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Darren、  

    应设置为低电平。  

    此致、  

    维森特

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vicente：

    我想再次确认以下申请/用例。

    从数据表中：  

    该器件出厂时配置为提供：
    具有25MHz XTAL 和 HW_SW_CTRL = H 的・100MHz LP-HCSL。OUT0上的25MHz 输出被启用。

     问题：  

    用例：
    输入：25MHz LVCMOS 时钟信号进入 PRIREF_P
    输出：100MHz LP-HCSL (输出至 OUT1、OUT2、OUT3、OUT4) 、用于 PCIe REFCLK 应用

    1) 1)无需对 EEPROM 进行编程、对吧？
    2) 2) PRIREF_N 可直接连接到 GND (因为 PRIREF_P 正在接收 LVCMOS 时钟信号)
    3) 3) HW_SW_CTRL =需要4.7K PU？
    4) 4)需要 REFSEL = 4.7K PU？
    5) 5)如果特定应用不需要 OUT0和/或 OUT4、则引脚是否可以保持悬空？
    由于 它们 默认使用引脚模式配置输出时钟、因此使用 PD 端接引脚是否更好？ 如果是、原因是什么？
    6) 6)未使用的 SDA/SCL/GPIO 引脚应如何端接？ 它们是否可以悬空？

    编辑：
    我记得听到 CDCE6214和 CDCI6214在所有功能上都应该是相同的；
    除了一个基本上是 HCSL 和另一个 LP-HCSL。
    但 CDCI6214与 CDCE6214数据表显示 page0和 page1设置存在差异。

    CDCE6214数据表(P40)中的这条陈述是否准确？

    该器件出厂时配置为提供：
    •HW_SW_CTRL=L 时具有25MHz XTAL 的100MHz LVDS OUT0上的25MHz 输出被启用。
    •100MHz LP-HCSL、25MHz XTAL 和 HW_SW_CTRL = H。OUT0上的25MHz 输出被启用。

    我认为 HW_SW_CTRL = 0会将所有输出(OUT1~OUT4)设置为 LP-HCSL；但该语句显示为"0"会导致启用 LVDS  和 OUT0 (25MHz)？
    这与 P29不同、P29指出 HW_SW_CTRL = 0将加载 Page0 (即4个 HCSL 输出)

    您能为我再次检查并确认吗？

    此致、
    Darren

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Darren、  

    正确、无需对 EEPROM 进行编程、因为此配置是 EVM 默认配置。  

    2.正确、将 PRIREF_N 连接到 GND。  

    3. 如果使用 EEPROM，HW_SW_CTRL 可被拉低或拉高，如果未使用 EEPROM，则可保持悬空。  

    4、正确、需要 PU 电阻器、否则会选择 SECREF 作为输入。  

    5、是的、只保持 悬空。  
    6.是、将未使用的 SCA/SDL/GPIO 引脚保持悬空。

    这似乎是一个错误、设置为低电平将启用 HCSL。  

    此致、  

    维森特  

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vincente：

    您也可以对以下内容进行评论吗？
    (所有问题都考虑了针对4x HCSL 100MHz 输出的引脚23被拉至低电平)

    >>以下端接下的 pin4将选择哪个基准输入通道；pin23拉至低电平？
    PU =引脚5/6
    PD =引脚1/2
    悬空= TRI-STATE =引脚1/2？ 或者是否发生了其他情况？ EEPROM 加载第0页是否正常？

    >> pin7默认情况下、High-Z 为对吗？ 它不会输出任何时钟信号、并且可以保持悬空？

    >>抱歉再次确认、但 CDCE6214和 CDCI6214在这种用例中的唯一区别是外部端接要求、对吧？

    >>假设您通过 I2C 设置器件的应用、您需要完全不同的 S/W、对吧？
    (CDCE6214和 CDCI6214寄存器表(其数据表中的表22和表13)不对齐地址/位)

    >>使用 EEPROM 第0页时、寄存器中 R60、R66、R71和 R76等位的值不同。
    DIFBUF_IBIAS_TRIM
    LVDS_CMTIM_INC
    LVDS_CMTIM_DEC

    是否可以忽略这些设置、因为默认设置为 LP-HCSL？ 还是它们会影响 HCSL 的运行？

  • 0
    TI__Guru**** 2529140 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Darren、  

    当然。  

    引脚4将为基准输入选择 SECREF。  但为什么有 PU 连接到 PRIREF？  如果 REFSEL 被拉至低电平、则 SECREF 为输入。 PRIREF_P/N 应保持悬空。 这些是输入引脚、不应具有 PU/PD、如果不使用这些引脚、则未使用的输入应保持悬空。  

    正确、OUT0不会输出任何内容、可以保持悬空。  

    正确、这里唯一的区别是外部端接。  

    正确、这些是不同的 S/W 请注意、要通过 I2C SDA 和 SCL 进行编程、必须进行适当配置。 SDA 和 SDL 都需要外部 PU 连接到 VDD_REF。  

    由于它们不影响 HCSL 运行、因此可以在这里忽略它们。  

    此致、  

    维森特