This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00338:

Guru**** 2382010 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1137928/lmk00338

器件型号:LMK00338

1-我是否会通过直接将 CMOS 振荡器输出应用到 OSCin 引脚来损坏缓冲器内的 OSCin? OSC 的3.3V CMOS 输出通过2 x 49.9欧姆进行2分频并馈送到引脚13 (OSCin)。 未实现交流耦合电容器。

2 -我是否通过以大于1.3V 的摆幅时钟信号馈送这些输入来驱动 CLK_IN_X_P/N? 我在输出端没有得到任何东西、因此我认为可能应该降低输入振幅。

谢谢、

Bahram

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bahram:  

    由于存在内部偏置电压、OSCin 引脚需要交流耦合。  由于 CMOS 输出、这将改变您的情况中的正确偏置条件。 请参阅数据表中的此注释。  

    请按照数据表中为  CLK_IN_X_P/N 指定的那样使用低于1.3V 的差分摆幅、并确保 为  所需的时钟输入正确配置 CLKoutA_EN 和 CLKIN_SEL0/1。

    最棒的

    阿西姆

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    阿西姆

    感谢您的回复。 OSC CMOS 输出的交流耦合解决了我的问题。 为了防止过驱、OSCin 上的最大限制振幅是多少? 任何分压器都将使转换速率软化。

    Bahram

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    E2E 目前正在进行维护、将在10月2日星期一之前不可用。 我们会延迟回复、但我们会尽快回复您。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bahram:

    由于 OSCin 设计类似于  CLK_IN_X_P/N 输入级。 请使用数据表中为单端输入列出的相同振幅限制(最大2V)。 我在下面提到了这一点。