[参考译文] LMK04832：时钟关系及其频率

admin

Other Parts Discussed in Thread: LMK04832, TIDA-01442, LMX2582, ADC12DJ3200

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1024729/lmk04832-clock-relation-and-their-frequencies

器件型号：LMK04832
主题中讨论的其他器件： TIDA-01442、 LMX2582、 ADC12DJ3200

TI 拥有高速数据采集参考设计(文档编号(TIDA-01442)。在该设计中、LMK04832和 LMX2582使用本地100MHz 振荡器、为 ADC12DJ3200生成"FPGA_JESD_CLK_A"、"FPGA_JESD_SYSREF"和"SYSREF"。您能否告诉我、为了以 3.2GSPS 的采样率获取模拟信号、这些时钟信号的频率是多少？

谢谢、

Jimmy

4 年多前

0 admin 4 年多前

TI__Guru**** 2782445 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Jimmy、

有许多不同的可能频率可以在3.2GSPS 采样率下满足模拟信号、但我不确定该参考设计采用哪种特定频率。您可能需要查看 ADC12DJ3200的数据表19、其中建议了系统可能的 JESD 配置。同时、我将尝试让从事设计工作的人员做出响应。

此致、

Derek Payne

0 admin 4 年多前

TI__Guru**** 2782445 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Derek：

我们参考 TI 的应用原理图设计参考设计(文档编号(TIDA-01442)。我们希望了解 TI 参考设计的详细信息、因此我们的设计在电路板启动和测试时不会感到意外。如果您能将我与您的 TI 员工联系起来、让他们参与参考设计、这将非常有帮助。您可以向他们发送我的公司电子邮件地址、以便我们有沟通渠道。

非常感谢您的帮助和支持。

此致、

Jimmy

0 admin 4 年多前

TI__Guru**** 2782445 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Jimmy、

我相信拥有该参考设计的团队位于达拉斯、今天已经完成工作、但我已经与他们取得了联系。一旦我确定谁是正确的所有者、我们就可以让您通过电子邮件进行讨论。

此致、

Derek Payne

0 admin 4 年多前

TI__Guru**** 2782445 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Derek：

很好。我期待与您的参考设计工程师交流。

谢谢、此致、

Jimmy

0 admin 4 年多前

TI__Guru**** 2782445 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Jimmy、

我已附上设计所有者提供的电子表格和配置文件。

e2e.ti.com/.../ADC12DJxx00-EVM-Clock-Frequency-Calculations-A-RTM-Simplified.xlsxe2e.ti.com/.../Configuration-Files.zip

设计所有者还提供了以下上下文：

电池 K4是来自 LMX 芯片的输入时钟频率。
M 列是 ADC 和 FPGA 所需的 SYSREF 频率。 SYSREF 分频器位于 N 和 O 列中
Q 列是所需的 FPGA 时钟频率。 FPGA 时钟分频器位于 R 列和 S 列中
P 列用于本参考设计中未使用的其他 FPGA (Intel)。

由于我们将继续通过电子邮件进行对话、因此我将此主题标记为已解决。

此致、

Derek Payne

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04832：时钟关系及其频率