This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1025049/lmx2592-phase-noise-degradation
您好！
我的客户遇到 LMX2592相位噪声降级问题、如下所示。
`μ A
客户注意到以下 EVB 和客户电路板之间的 GND 连接差异。
此 GND 连接差异是否会影响相位噪声性能？
请提供相位噪声降级的原因以及解决方法。
谢谢你。
JH
您好、JH、
客户布局也很好、所有接地连接都将合并到第二个 PCB 层中。
请提供它们的寄存器配置(最好是 TICS Pro 格式)、否则我不能猜测出是什么问题。 此外、参考时钟源和环路滤波器带宽是多少？
`μ A 
