• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 152 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCS502：中心频率变化

admin
Guru**** 2551110 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1036524/cdcs502-center-frequency-variation

器件型号：CDCS502

您好、专家、

 输出频率是否有任何因 IC 性能而变化？   (如果未使用 SSC (+/-0%)、并且输入时钟被定义为没有变化)

如果是、它是按 x1还是 x4设置进行更改？

谢谢

穆克

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Muk、

    在 x1设置中、器件充当缓冲器并遵循输入频率。 在 x4模式下、内部 PLL 将输入乘以4。 PLL 是锁相和频率、锁定到输入端。

    中心频率的变化仅来自输入。

    此致、

    Julian

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Julian、