请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828 在器件未通电时、我们的系统可以将 LVDS 时钟驱动到 PLL 时钟输入引脚(引脚34/35–CLKin1)中。 我们的设计是交流耦合的，但即使 LVDS 上的400mV 交流电也违反了器件的绝对最大额定值(如果未通电)。 数据表显示+/- 300mV (请参阅下文)。
我真的不喜欢仅仅出于这个原因而擅自使用我的硬件。 我们是否可以采取任何措施来验证这是否确实是损坏级别的情况？ 通常，我习惯使用具有电流处理规格的 ESD 二极管，因此如果您可以限制电流，某些 IC 允许您违反输入电压额定值。
例如、我看到 CLKIN 引脚的额定值为+/-5mA。
