[参考译文] LMX2594：LMX2594可通过外部振荡器跟踪的相位噪声级别

admin

Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/981643/lmx2594-level-of-phase-noise-the-lmx2594-can-track-from-the-external-oscillator

器件型号：LMX2594

大家好、

我们的客户正在与 LMX2594搭配使用、同时还将高质量(长期稳定性非常好)外部基准振荡器结合使用。他想知道、在合成器本身成为长期稳定性限制之前、LMX2594可以在多大的相位噪声水平(例如10Hz 时为-135dBc/Hz)上长时间从外部振荡器跟踪。

此致、

Danilo

4 年多前

0 admin 4 年多前

TI__Guru**** 2538950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Danilo、

从设计的角度来看、合成器的相位噪声不会随着老化而大幅降低。

0 admin 4 年多前

TI__Guru**** 2538950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Noel、您好！

感谢您的回答。

对于评估板配置、客户已使用 PLLatinum 软件来仿真 LMX2594的相位噪声行为。对于非常接近载波的相位噪声(例如10Hz 偏移)、PLL/VCO 合成器的相位噪声通常由外部时钟(例如10MHz 晶体振荡器)的响应直接驱动。他计划在射频乘法设计中使用具有-135dBc/Hz 相位噪声且偏移为10Hz 的非常昂贵、高质量的基准振荡器。基于 PLLatinum、LMX2594无法利用该质量的振荡器、因为仿真表明 PLL 贡献会将10Hz 相位噪声限制在大约-70dBc/Hz。

您能否确认 LMX2594是否无法充分利用此类低相位噪声晶体基准？

此致、

Danilo

0 admin 4 年多前

TI__Guru**** 2538950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Danilo、

现在我理解了您在第一篇帖子中的问题：)

输出频率是多少？

假设输入时钟为10MHz、相位噪声在10Hz 偏移时为-135dBc/Hz、相位噪声将变为-135 + 20*log (输出频率/输入时钟频率)。例如、如果输出频率为1GHz、则在10Hz 偏移时、1GHz 时基准时钟产生的相位噪声将为-95dBc/Hz。

根据 PLL 仿真、在10Hz 偏移下、1GHz 时 LMX2594的相位噪声将为-98dBc/Hz。因此、最终、10Hz 偏移处的相位噪声将是基准时钟和合成器的总和、大约为-93.23dBc/Hz。

总之，在总体相位噪声计算中，我们必须将参考时钟的相位噪声“缩放”到输出频率，即20*log (输出频率/输入时钟频率)。

0 admin 4 年多前

TI__Guru**** 2538950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Noel、您好！

我已将您的回复转发给客户、下面是反馈。

很抱歉、我应该包含设计频率(8GHz)。为了传达完整的细节、我附上了我的 PLLatinum 设计文件、以便您更清楚地了解我所询问的特性。我的问题是关于左/底部面板绘图窗口中报告的各种相位噪声贡献、更具体地说是 OSC 和 PLL 贡献。我认为我已经正确地对我的10MHz 振荡器的-135dBc @ 10Hz 相位噪声建模。希望您从我的设计文件(以及此处附加的相关图)中可以看到、我的10MHz 振荡器的相位噪声不是我所期望的10Hz 时的主要相位噪声源。相反、10Hz 相位噪声主要由 PLL 噪声贡献决定、正是这个分量我想更好地理解。我希望看到偏移< 100Hz 时的相位噪声将由我的振荡器决定、因此我想知道 PLL 组件的控制级别是多少。您能提供一些见解吗？

e2e.ti.com/.../8GHzsim.sim