This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/981380/cdci6214-cdci6214regr
该缓冲器的时钟输入也可以是差分输入、因此该差分输入也满足 HCLS 的100M 输入、对吧？
您好！
是的、该器件还可以接收差分输入、但需要满足 VIH/VIL 要求。
如果输入信号为 LP-HCSL、则应正确设置交流耦合和负载终端以满足这些要求。
建议常规 HCSL 端接需要在驱动器侧额外接地50欧姆电阻、因为典型的全摆幅电压将为1.5Vpp、而此建议将1.5Vpp 减半至0.75Vpp。 这不应该是一个真正的问题、可以通过两种方式进行测试。
