[参考译文] TPL5110EVM：计时器模式、时间较长- DRV 自身上拉至高电平

您好 Lucas、

我使用 Tip = 4sec 在工作台上使用 EVM 进行了检查、但我没有观察到这种行为。 DRV 在第一个提示前的默认设置为高电平、但我不会测量在 VDD 被移除后 DRV 为高电平。  

当器件关断时、我不会期望 DRV 引脚被驱动至电源、并且在大于1分钟的持续时间内也不会如此。  

您能否共享跳线配置和电源配置？ 是否存在纽扣电池？ 您在电路板上的哪个位置测量信号？ 如果您有任何其他有助于解决该问题的信息、请告诉我。

此致、
通道

您好、Lane、

感谢您的快速回答。

实际上、对于小型 T_IP、它可以正常工作。 例如，当我配置的时间超过1分钟时，就会出现问题。

配置为：电源2V (限制为200mA)、不存在纽扣电池。 这些信号是在示波器上连接的 IO 引脚中进行测量的。

定时器模式由跳线配置、J1配置如数据表中所示。 我使用了 Rext1和 Rext2来设置时间间隔。 这是一张照片：

如所示 、DRV 引脚本身会跳转到高电平。 我进行了另一个测试(低于结果) 5分钟：在 M1、M2和 M3中、我按下了完成按钮(EVM 板中的 S2)、因此 DRV 跳至高电平是正常的、

但在另外两个时刻、这是不正常的。 在第一个示例中、DONE 信号中有一个小脉冲、小于1V、该 脉冲可能会使 DRV 变为高电平。

此致、

卢卡斯。

您好 Lucas、

感谢您提供的所有信息。

我没有在超过一分钟的时间间隔内尝试这种方法。 我可以在下次返回实验时检查它。

我注意到的一点是、您从接头测量 VDD_UC、但这与为器件供电的 VDD 节点不同。 您可以在 VBATT 或 AUX_VDD 测试点测量 VDD。 我对 VDD 与 VDD_UC 的比较感兴趣。

您是否测量了关闭电源后 DRV 变为高电平后 DRV 返回低电平所需的时间？

此致、
通道