• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 364 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVC1310：上拉信息

admin
Guru**** 2747725 points

Other Parts Discussed in Thread: CDCLVC1310

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/979218/cdclvc1310-pull-up-info

器件型号：CDCLVC1310

您好，

我的一位客户正在使用 CDCLVC1310。

 e2e.ti.com/.../Doc1.docx 将 LVCMOS (3.3V)连接到 PRI_INP (引脚#13)。

PRI_INN 仅通过1K 上拉和下拉连接。

 

根据数据表中的图3、它们提到了输入上的100 Ω 上拉和下拉电阻。

 

  1. 上拉和下拉的原因是什么？
  2. 我是否可以将其更改为1K、因为我无法通过100 Ω 上拉和下拉电阻器满足该规范。

 

 

  • 0
    TI__Guru**** 2747725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dilip、您好！

    这些电阻器的原因是阻抗匹配。 理想情况下、典型 LVCMOS 信号按如下方式进行端接、并将建议的端接线限制为最高谐波频率波长的1/4。

    阻抗匹配的其他方法如下所示、但这些配置需要更大的功率：

    R1 || R2必须为50欧姆。 希望这对您有所帮助。

  • 0
    TI__Guru**** 2747725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dilip、您好！

    CDCLVC1310本身之前使用随附的图像进行了测试。

    如果使用1k 欧姆电阻器、则反射将类似于保持开路的情况、因此无需使用这些电阻器。

  • 0
    TI__Guru**** 2747725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Aaron、

    感谢您的回答。

    根据您的响应、我了解 R1和 R2仅用于阻抗匹配。

    如果从反射角度来看我们还可以使用串联电阻器而不使用 R1和 R2 (上拉和下拉)、与下面所述的情况相同？

    请确认。

    谢谢

    Kapil

  • 0
    TI__Guru**** 2747725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Kapil、

    正确、不需要 R1和 R2。

    如上所述的典型 LVCMOS 应用完全没有此连接。