This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/976658/lmk04828-lmk04828-sync-and-sysref
您好！
是否有人能够清楚地定义 LMK04828中 SYNC 和 SYSREF 分频器的功能
以及主 LMK SDCLKout 驱动的同步脉冲重新计时如何使从 LMK 与主 LMK 的 DCLKout 同步？
您好、Shekhar、
SYSREF 分频器对 VCO 频率进行分频、以创建 SYSREF 输出频率、该输出频率可用作 JESD204B 系统中多个器件的通用计时参考。
有关 LMK04828的 SYNC/SYSREF 功能的更多说明、请参阅 LMK04828数据表的第9.3.1和9.3.2节。 以下链接提供了有关 SYNC/SYSREF 功能的更多见解： 了解 JESD204B 子类和确定性延迟
LMK04828 SYSREF 分频器为 D 触发器计时、该触发器使用适当的多路复用器设置接受 CLKin0或 SYNC 引脚的输入。 该 D 触发器的输出可通过 SYSREF_MUX 的重新计时模式进行选择、以驱动 SYNC/SYSREF 分配路径。 当 LMK 的基准输入与为 D 触发器计时的 SYSREF 分频器的输出频率相同、并且 PLL 使用与 SYSREF 分频器输出频率相同的 ZDM 反馈时钟时、 然后、可使用满足基准输入设置和保持时间要求的 CLKin0或 SYNC 信号来执行(1)确定性分频器复位和/或(2)将 SYSREF 时钟重新计时到 LMK 的 SYSREF 输出上。
以下文档中的第5节将提供有关重新计时同步的进一步说明： 多个 LMK0482x 器件的同步
此致、
起亚拉赫巴
