This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/975400/lmk04610-phase-relation-between-input-and-output
CLKin0到 OSCout 或 Clkoutx 之间的相位是否确定？ 在我们的设置中、Clkin0将是一个80MHz 信号以及 OSCout 和相关 CLKoutx。
您好、HeHa、
如果 PLL1与 VCXO 配合使用、CLKinX 应始终与 OSCout 具有确定性关系、因为 OSCout 是到 PLL1的反馈路径的缓冲副本。 对于这两个 PLL、您可以配置零延迟模式以确保 CLKinX 和 CLKoutX 之间的确定性关系。 在分配模式下、相位偏移是频率的函数、因为从 CLKinX 到 CLKoutX 或到 OSCout 的延迟是绝对值。
在这种情况下、确定性相位意味着存在一个固定的可能相位偏移集合、可以在 CLKinX 和 CLKoutX 或 OSCout 之间观察到这些偏移。 另一方面、如果您所寻求的实际上是 两个功率周期之间的可重复确定性相位、则必须仔细选择 PLL R 和 N 分频器值、以便 PLL 的相位检测器频率是输入和输出频率的 GCD 频率、 或者使用同步功能在某个精确的时间复位时钟输出相位。 由于 OSCout 没有任何同步功能、因此确保 OSCout 上相对于 CLKout 的可重复确定性相位的唯一方法是确保 PLL1相位检测器频率是输入的 GCD 频率和 OSCout 频率。 鉴于系统中的每个输入和输出频率都是80MHz、满足 GCD 频率限制并建立零延迟可能是确保所有输出和 OSCout 相对于 CLKinX 上确定性相位的最简单方法。
为了使 CLKout 和 OSCout 边沿对齐、您可能需要调整 CLKout 数字和模拟延迟值、并生成同步脉冲以调整 CLKout 延迟以匹配 OSCout (无论您使用 OSCin 还是 PLL2作为源)。
此致、
尊敬的 Derek：
感谢您的详细回答。
我正在寻找电源周期之间可重复的确定性相位。 不需要边缘的 Alignemt。 由于我可以执行80MHz 时钟重定时、因此我没有问题。
我自己想知道 TI 为何删除嵌套零延迟双环路模式、因为它是 LMK0482x 的内置模式。
此致、 HeHa
我们重新设计了 LMK0461x 相位检测器以使用较低功耗的架构、但我们在验证中发现 PLL1相位检测器在低环路带宽下无法很好地跟踪漂移。 我们发现、由于一些底层架构效应、PLL1的绝对输入到输出相位在偏移<1Hz 时、即使在恒定温度下也会摆动±2ns。 如果输入到输出传播延迟变化±2ns、我们不希望提供嵌套零延迟双环路模式。 PLL2不存在此问题、因此零延迟模式仍可用于 PLL2。
