[参考译文] 时钟缓冲器/多路复用器/抖动清除器器器件选择

您好、Victor、

您能否为此器件指定抖动消除规格？

我们不提供具有正弦波输出的抖动清除器、因此、如果我们无法利用时钟发生器满足抖动要求、则需要双芯片解决方案。

感谢您提供额外的信息。

Aaron、您好！

是的、我们在 LVDS 总线上使用 FPGA、并且我们需要在该 LVDS 总线上产生6ps RMS 抖动。

我更新了图表、最后我想说。

其思路是使用具有100mV 迟滞的 LVDS 接收器将正弦输入和削波正弦输入转换为 LVCMOS 信号。 我不知道我可以从该转换中期待什么相位噪声或抖动。 你怎么看？

然后、我们将使用具有低 LPF 设置的 CDCE6214来清理时钟。

第一个 LVDS 输出将按原样使用、然后对 LVCMOS 输出进行滤波、以仅保留信号的基波。 您认为生成10MHz 正弦参考时钟是一种好方法，还是应该使用另一种拓扑来实现此目的？

非常感谢、

维克多

Aaron、您好！

感谢您的回答。

我不打算使用晶振输入模式。 我只会使用 CDCE6214的2个单端输入、这些输入连接到用作高速比较器的 LVDS 至 CMOS 转换器。

最后一点、在该正弦/数字转换中是否需要滞后？ 考虑到传入信号的压摆率较慢、我想它不会受到伤害。