This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: LMX2595
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/989768/lmx2595-lock-frequency-tolerance
当 LMX2595符合频率条件时、我正在寻找基准频率容差、以确定频率是否在指定范围内。
例如、如果我想使用100MHz 作为基准时钟输入。 PLL LOCK 位是否会显示锁定在101MHz 或 甚至极高120MHz 的基准输入上？
您好、Michael、
在 PLL 环路中、VCO 将跟踪参考时钟。 如果基准漂移、VCO 将跟随。 例如、对于100MHz 参考时钟、VCO 为10GHz。 PLL 的"乘法因子"为100。 现在、如果基准时钟漂移至102MHz、则理论上 VCO 频率将为10.2GHz。 只有当 VCO 调谐范围超过200MHz 时才可能实现这一点。 在 LMX2595中、我们有7个 VCO 内核。 每个 VCO 内核进一步分为100多个子频带。 每个子频带的调谐范围约为100MHz。 因此在本示例中、PLL 将解锁、因为 VCO 在未经重新校准的情况下无法偏离200MHz。
