This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/987782/cdcm7005-lvpecl-input-clock-to-cdcm7005
大家好、
我的客户计划为 CDCM7005提供 LVPECL 输入时钟、客户正在使用 CMOS 至 LVPECL 转换器。 它们将共模电压设置为2V 标称值、并将0.8V 至1V 设置为 Vpk-pk (请参阅 SLLA120)。
请确认。
此致、Shinu Mathew。
你好、Shinu、
此器件预计 LVPECL 输入的共模输入电压(Vic)为1至3伏(假设为3.3 Vcc)、输入幅值范围(Vinpp)为0.5至1.3 VPP。
客户设置在这些范围内、不应出现问题。
您好、Aaron、
感谢您的参与。
此致、Shinu。
不用客气。 我将关闭此主题。
