[参考译文] LMK01801：具有引脚控制模式的 PB

admin

Other Parts Discussed in Thread: LMK01801

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/985038/lmk01801-pb-with-pin-control-mode

器件型号：LMK01801

您好！

我设计的电路板采用 LMK01801配置为引脚模式(en_Ctrl_Pin =高电平)、如数据表的表3.3所述。

我对配置为:4 (CLKoutDIV2=LOW)的 CLKout12和13上的分频器有一些问题。有时、我希望获得4分频输出、但有时(通常情况下)它只是2分频。

我有4个板、它们都有相同的问题。

有什么想法吗？

此致。

布鲁诺

4 年多前

0 admin 4 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Bruno、

有什么想法导致分频值在运行期间在2和4之间交换？是否随机发生、加电后等

只有 CLKout12/13受影响、其他时钟不受影响？

您是否确认时钟输入符合表5.4的规格？使用 POR 后的默认寄存器设置、输入多路复用器设置为旁路、因此频率应限制为1600MHz。

我们可以查看原理图以了解明显的错误。我不确定导致此行为的原因、以前未报告过此问题。我想知道您是否在 LMK01801EVM 上观察到相同的行为？

此致、
通道

0 admin 4 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lane、

感谢您的回复。

我没有找到发布原理图的方法、但它非常简单。我有一个100MHz 的振荡器(LVDS)为组 A 的 CLKIN 馈电；该组配置为 LVDS 输出并除以1。其中一个输出馈入组 B 的 CLKIN。我希望 Clkout12/13上具有25MHz LVCMOS 时钟、因此需要4分频。

我注意到、在"首次"上电时、Clkout12/13正常、但如果我在几秒钟或几分钟后加电、我通常会得到2分频(50MHz 输出)

我从不注意到其他输出存在问题。

正如我提到的，我有4个(很快5个)板；所有这些板都有相同的行为。

我计划在 LMK08101EVM 上验证此行为、但尚未验证。

此致

布鲁诺

0 admin 4 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我在 LMK01801EVM 电路板上的实验结果有一些。

我注意到有关 Cklin 何时出现的影响：

-如果我在撬起时钟时为 LMK01801EVM 板供电、我在 Clkout12/13上得到4 clk 分频

-如果我在没有时钟的情况下为印刷电路板通电、当 clk 出现时、我在 Clkout12/13上有一个2 clk 分频。

如果我打开/关闭 CLKIN、则行为相同、当它出现时、我在 Clkout12/13上得到2 clkk 分频。

您能解释一下这个错误吗？

此致

布鲁诺

0 admin 4 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Bruno、

感谢您提供的其他信息。我们必须进一步调查此错误以调试该行为。

我将首先尝试在实验周结束前在实验中复制此错误。然后、我将与后端团队核实他们是否可以提供解释。

此致、
通道

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK01801：具有引脚控制模式的 PB