通过使用差分探针(10：1)查看 LMK04821 SDCLKout 的输出 、我可以看到以下情况。
DCLKout 输出看起来不错、波形也不错。 SDCLKout 输出、提供16.6MHz sysref
看起来"糟糕"。 是否有我应该以不同的方式设置的内容？
在 LMK04821的输出端、我们放置了560R 分流器、然后将交流耦合到目标端、并在那里放置了100R 端接(实际上是 AFE58JD18的 sysref 输入)。
有什么想法吗？
此致、
ED
尊敬的 Derek：
否、V/div 为200mV (我没有调整探针的示波器刻度)、我添加了另一个
图片(来自另一个具有 LMK04821的电路板)、现在为20ns/div。
关于短路：它的测量方法与短路的测量方法不同。 顺便说一下、我正在使用
像这样、LMK04821的4个输出都具有相同的波形。
当然、下面附加的寄存器编程文件、我尝试附加 项目文件
但拖放不起作用。
顺便说一下：在 SDCLK-p 和 SDCLK-n 上测量单端时、看起来是这样的
输出是相同的(而不是我对 LVDS/HSDS 等期望的互补)。
SDCLK 在输出 SYSREF 时是否使用特殊模式？
此致、
ED
#ifndef __LMK04821__hi_h__
#define __LMK04821__hi_h__
#ifndef _lmk04821_reg_t
#define _lmk04821_reg_t
typedef 结构
｛
unsigned short reg；/*寄存器编号*/
unsigned char val；/*寄存器数据 *
} lmk04821_reg_t；
#endif
#define LMK04821_HI_CONFIG_NUM_REGS 129
lmk04821_reg_t lmk04821_hi_regs[LMK04821_HI_CONFIG_NUM_REGS]=
｛
｛0x0000、0x90｝、
{ 0x0000、0x10 }、
{ 0x0002、0x00 }、
｛0x0003、0x06｝、
{ 0x0004、0xD0 }、
{ 0x0005、0x5B }、
｛0x0006、0x00｝、
{ 0x000C、0x51 }、
｛0x000D、0x04｝、
｛0x0100、0x14｝、
｛0x0101、0x55｝、
｛0x0102、0x55｝、
｛0x0103、0x01｝、
｛0x0104、0x20｝、
｛0x0105、0x00｝、
｛0x0106、0xF0｝、
｛0x0107、0x22｝、
｛0x0108、0x14｝、
｛0x0109、0x55｝、
｛0x010A、0x55｝、
｛0x010B、0x01｝、
｛0x010C、0x20｝、
｛0x010D、0x00｝、
｛0x010E、0xF0｝、
｛0x010F、0x22｝、
｛0x0110、0x14｝、
｛0x0111、0x55｝、
｛0x0112、0x55｝、
｛0x0113、0x01｝、
｛0x0114、0x20｝、
｛0x0115、0x00｝、
｛0x0116、0xF0｝、
｛0x0117、0x22｝、
｛0x0118、0x14｝、
｛0x0119、0x55｝、
｛0x011A、0x55｝、
｛0x011B、0x01｝、
{ 0x011C、0x20 }、
{ 0x011D、0x00 }、
｛0x011E、0xF0｝、
｛0x011F、0x22｝、
{ 0x0120、0x0A }、
｛0x0121、0x55｝、
｛0x0122、0x55｝、
｛0x0123、0x01｝、
｛0x0124、0x00｝、
｛0x0125、0x00｝、
｛0x0126、0xF0｝、
｛0x0127、0x11｝、
{ 0x0128、0x0A }、
｛0x0129、0x55｝、
｛0x012A、0x55｝、
｛0x012B、0x01｝、
｛0x012C、0x00｝、
｛0x012D、0x00｝、
｛0x012E、0xF0｝、
｛0x012F、0x11｝、
{ 0x0130、0x0A }、
｛0x0131、0x55｝、
｛0x0132、0x55｝、
{ 0x0133、0x01 }、
｛0x0134、0x00｝、
｛0x0135、0x00｝、
｛0x0136、0xFB｝、
｛0x0137、0x11｝、
｛0x0138、0x38｝、
｛0x0139、0x02｝、
｛0x013A、0x00｝、
｛0x013B、0x3C｝、
{ 0x013C、0x00 }、
｛0x013D、0x08｝、
｛0x013E、0x03｝、
｛0x013F、0x0D｝、
{ 0x0140、0x00 }、
{ 0x0141、0x00 }、
｛0x0142、0x00｝、
｛0x0143、0x10｝、
{ 0x0144、0xFF }、
｛0x0145、0x7F｝、
｛0x0146、0x10｝、
｛0x0147、0x1B｝、
｛0x0148、0x33｝、
｛0x0149、0x42｝、
｛0x014A、0x02｝、
｛0x014B、0x16｝、
{ 0x014C、0x00 }、
｛0x014D、0x00｝、
｛0x014E、0xC0｝、
｛0x014F、0x7F｝、
{ 0x0150、0x00 }、
｛0x0151、0x02｝、
｛0x0152、0x00｝、
｛0x0153、0x00｝、
｛0x0154、0x01｝、
｛0x0155、0x00｝、
｛0x0156、0x01｝、
｛0x0157、0x00｝、
｛0x0158、0x96｝、
｛0x0159、0x00｝、
｛0x015A、0x01｝、
｛0x015B、0x10｝、
{ 0x015C、0x20 }、
｛0x015D、0x00｝、
｛0x015E、0x00｝、
{ 0x015F、0x0B }、
{ 0x0160、0x00 }、
｛0x0161、0x01｝、
｛0x0162、0xA4｝、
｛0x0163、0x00｝、
{ 0x0164、0x00 }、
｛0x0165、0x04｝、
{ 0x0171、0xAA }、
｛0x0172、0x02｝、
｛0x0173、0x00｝、
｛0x0174、0x05｝、
｛0x017C、0x15｝、
｛0x017D、0x33｝、
｛0x0166、0x00｝、
｛0x0167、0x00｝、
｛0x0168、0x04｝、
｛0x0169、0x49｝、
｛0x016A、0x60｝、
｛0x016B、0x00｝、
{ 0x016C、0x00 }、
｛0x016D、0x00｝、
｛0x016E、0x13｝、
{ 0x1FFD、0x00 }、
｛0x1FFE、0x00｝、
｛0x1FFF、0x53｝
}；
尊敬的 Ed：
您已将 DCLK 和 SDCLK 设置为相同的 HSDS 输出格式、您是否具有如下所示的相同硬件输出互连？ C 值是多少？ 如果您设置 SDCLKoutx_MUX 位以使 SDCLK 输出 变为 DCLK、您会得到一个良好的波形吗？
Noel、您好！
您绘制的原理图与我之前在 TI 网站上找到的原理图不同、请参阅下文。
560R 位于 SDCLKout_P 和 SDCLKout_N 上 电容器为100nF。
>>如果您设置 SDCLKoutx_MUX 位以使 SDCLK 输出 变为 DCLK、您会得到一个良好的波形吗？
是的、那么我可以看到我所期望的结果、这与来自 DCLK 的信号完全相同。
我还直接在芯片上测量了 P 和 N 输出(因此、"在"电容器之前)、而不是反相。
此致、
ED
Noel、您好！
我已经获取了一些示波器图片
单端 DCLK
单端 SDCLK
差分 DCLK
差分 SDCLK
所有测量均直接在芯片上测得(当然是在前面解释的"另一侧"的电路上测得)。
只需确保电容器不会导致信号发生任何变化。
我希望这澄清了我在这里观察到的情况。
Noel、您好！
我在这个论坛上一直在阅读 LMK04821的一些其他问题以及一个情况
让我很高兴的是、我看到了一个准确描述了我在范围内所看到的内容的示例。
即：P & N 恰好同相、而我们预期 N 为 P 的反相
"他们"唯一"用来"解决"这个问题的是将 SYSREF 设置为连续模式。
我想：让我们将 SYSREF 置于连续模式、0x0139 0x02 => 0x03
然后、我获得了新的示波器图片、如下所示：
那么、使用脉冲式 sysref 会发生什么情况？
顺便说一下：我已经直接在芯片上测量了上一篇文章中的波形。
此致、
ED
Timothy、
我已使用 HSDS10采集了一张图片、并使用差分探头采集了参考 HSDS6的图片
HSDS10
HSDS6
正如您看到的、HSDS10有更多的过冲/下冲。
没有其他特别意见。
此致、
ED
您好、Timothy、
我已将一个电阻器与560R 分流电阻器并联、因此产生的电阻为~ 100R。
然后、信号看起来正常(请参阅所附图片、其中我正确配置了 V/div、振幅为~ 600mV、这正是 HSDS6的理想值)。
问题仍然是：为什么这个分流电阻器需要这么低.... TI 建议使用560R？
另一个问题是：为什么我们是第一个遇到这种情况的人？
此致、
ED
您好、Ed、
[引用 userid="329993" URL"~/support/clock-and-timing/f/clock-timing-forum/983762/lmk04821-sdclkout-waveform/3641259 #3641259">问题仍然存在：为什么该分流电阻器需要如此低.... TI 建议使用560R？[/QUERP]我的理解是、当您进行交流耦合时、如果没有560欧姆电阻器、两个输出上的电压之间的关系可能会发生变化并导致驱动器出现一些启动延迟。 通过放置560欧姆电阻、可为驱动器提供直流路径、从而帮助防止此启动延迟。 请注意、即使您放置电阻器以使启动速度更快、接收器的输入直流平衡仍会存在延迟。
*消除延迟和使用 SYSREF 脉冲发生器的建议方法是使用直流耦合。 否则、由于缺少直流平衡、输入信号可能仍然无效。 例如、在下图中、顶部是耦合到发送器的探针 DC。 但接收器会在其直流平衡时看到另一个波形。 Vod1、Vod2、Vod3测量是否符合接收器的要求？
对于交流耦合 SYSREF、建议使用连续 SYSREF 模式。 这使得在 JESD204B 接收器使用 SYSREF 确定器件时钟之前、交流耦合差分波形达到直流平衡。 如果使用较小的电容器、则平衡速度会更快。
我意识到、除了将它集中到直流平衡的延迟启动时间之外、这个答案不能直接解决同一相位问题。 此时、我只能建议100欧姆终端确保在没有异相时钟的情况下启动。 但是、由于负载较高、这会导致振幅较低的时钟、由于您使用的是 HSDS 6mA、因此您可以通过增加到更高的 HSDS 电平来进行补偿。 最好的情况是关闭接收器中的100欧姆负载、并将100欧姆负载放置在靠近负载的位置、直流阻断电容器直接位于负载和 IC 之间。
如果直流耦合 LVDS 不起作用、则在此响应的下一部分中考虑 LCPECL 输出格式和建议的端接。
[引用 userid="329993" URL"~/support/clock-and-timing/f/clock-timing-forum/983762/lmk04821-sdclkout-waveform/3641259 #3641259"]另一个问题是：我们为什么是"第一个"遇到这种情况？我的理解是560欧姆电阻器可以解决启动问题。 我认为没有人会遇到 SYSREF 问题、因为不建议在脉冲发生器模式下使用 AC 耦合 SYSREF。 LMK05828支持低共模 PECL 的输出格式 LCPECL。 该输出设计为具有相对较高的摆幅(VOD = 0.95V)和较低的相对低的共模(1.1V)
如果您从发射极电阻器创建分压器、则可以将 VCM 降低到某些低压器件所需的较低电平。 请注意、Rb 一个桥臂与其他桥臂的 RL + Rb 并联。
对于需要低于 LVDS 输出所能提供的共模的输入、建议在脉冲发生器模式下使用 SYSREF。
希望这对编辑有所帮助。
73、
Timothy
