请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828 主题中讨论的其他器件： LMK04803
大家好、团队、
请帮我解决客户的问题。
- 如果 PLL2_N 与 PLL2_N_CAL 值不同(例如 PLL2_N=0x10和 PLL2_N_CAL=0x0C)、 是否可以保证|B ü ΔTCL |从初始值移位？
- 校准后、PLL2使用 PLL2_N 值。 如何检查校准是否成功完成？ 校准需要多长时间？
- 在我的系统中、当在低温条件下启动时(20秒内启动一次)、输出端口有时不正确。 100个原型构建中的1个单元)。
在本例中、SPI、RESET、电源和 OSCin 波形看起来正常。
但是、当启动失败时 、它会输出 高频率。 我认为它与校准有关。
DCLKout7、8、10端口应输出122.8MHz、但其输出频率约为307MHz、接近于默认值。 寄存器设置与#2中所述相同。 请帮帮我。 - OSCin 输入30.72MHz 信号。 LMK04828 DS 没有有关 PLL2_N、PLL2_N_CAL、预分频器和 VCO 频率之间关系的公式。 它是否与 LMK04803 DS 中的表116和117相同？
在9.7.8.3中、它指示包含 PLL2_N_CAL 预分频器。 因此、我想 确保这一点。
正常模式：PLL PDF (N)= VCO 频率/(PLL2_P * PLL2_N)
校准期间：PLL2 PDF (N_CAL)= VCO 频率/(PLL2_P * PLL2_N_CAL)
此致、
Itoh
