[参考译文] LMK05028：PLL 性能

您好！

我看到您列出了所有3个环路输入的要求：

1. 锁定到 XO 的 APLL 环路
2. TCXO DPLL 锁定到 TCXO
3. 基准输入的参考 DPLL

使用 DPLL 时、输出频率与基准 DPLL 相比校正为0ppm。 下面是细分信息：

• 2环路- APLL 和 TCXO DPLL -输出频率误差将与 TCXO 误差相匹配
• 2环路- APLL 和 REF DPLL -输出频率误差将与基准输入频率误差相匹配
• 3环路- APLL、TCXO DPLL、REF DPLL -输出频率误差将与基准输入频率误差相匹配

因此、如果您使用的是3环路且基准可用且 DPLL 锁定、则输出频率将匹配输入频率上的任何误差。 REF 关断22ppm、输出将关断22ppm。 输出将跟随基准直至基准有效。 有许多参考验证机制、但这里的关键机制是 ppm 有效/无效。 如果需要、您可以将其设置得更严格、也可以将其设置为100ppm、以确保基准在整个过程中保持有效、并且输出跟随它并保持锁定。

当基准丢失时、器 件切换到保持模式-尝试将输出保持在最后一个已知的锁定状态(DPLL 使用历史记录和平均值计算得出此结果)。 但是、保持模式下的长期稳定性由2环路模式下的 XO 和3环路模式下的 TCXO 决定。

最后、器件提供 DCO 功能-数字控制振荡器。 当器件锁定时、您可以通过寄存器写入手动更新 DPLL 分子(该分子馈入 APLL n 分频器并更改 VCO 频率、实际上更改输出频率)。 此功能可校正 ppb 刻度上的输出误差。 因此、您可以提供100ppm 的误差基准频率、并通过 I2C 通过 DCO 实现更严格的输出稳定性。

希望能回答您的问题。

谢谢、此致、

Amin