This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832EVM:对 EVM 进行编程

Guru**** 2380860 points
Other Parts Discussed in Thread: LMK04832
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/991913/lmk04832evm-programming-the-evm

器件型号:LMK04832EVM
主题中讨论的其他器件:LMK04832

HII 团队、

我们使用 LMK04832 EVM 并使用 TICS PRO 工具对其进行编程。 我们 是第一次使用 EVM、为了获得实践经验、我们针对 CLKin1 = 122.88MHz 对其进行了编程并将所有输出配置为122.88MHz、但当我们探测和检查 EVM 输出端口4、5、6、7、12、13时、未提供所需的输出。 我是否可以知道输出不正确的原因? 我已附加编程文件。 我还请你帮助我们纠正这一问题。

--

此致、

基尔萨纳。

e2e.ti.com/.../CLk122.88.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Keerthana、

    您是否遵循建议的编程顺序、首先切换 RESET 位、然后写入所有寄存器? TICS Pro 应按照数据表说明按照正确的顺序写入寄存器、但不会自动启动复位。

    此外、您的编程文件具有来自 FB_MUX 输出的 PLL1反馈、但未启用 FB_MUX。 这是故意的吗?

    当您说"不恰当"时、这意味着什么? 例如、输出频率是否不正确? 缺失?  差分对的一个桥臂处于活动状态、而另一个桥臂不处于活动状态? 我们需要有关该问题的更多信息。

    您是否 已针对所需的输出格式正确配置了端接? 例如、我看到 CLKout4配置为 LVPECL、而 CLKout5/6/7 配置为 LVDS。   EVM 上的默认情况下、两个 CLKouts 4/5/6/7针对 CML 端接(50Ω Ω 或电感上拉电阻)。 同样、CLKout12/13配置为 LVDS、但终止为 LVPECL。 请确保 为配置的输出格式使用正确的端接。

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HII Derek、我们首先翻转了复位位位位位、然后对所有寄存器进行写操作、但我们仍然面临同样的问题。 我们没有在端口4、5、6、7、12、13中获得输出、而对于其他端口、我们将获得122.88MHz 的输出(根据需要)。 我已附加编程文件。 它在嵌套0延迟模式下运行、到 CLKin1的输入为10.24MHz。 我们的要求是在所有端口上获得122.88MHz。 我请求您将此文件导入您的工具、并与 EVM 检查是否有输出。 我还请你帮助我们纠正这一问题。

    e2e.ti.com/.../Clk080421.tcs

    我还想知道器件时钟和 sysref 时钟之间是否存在任何关系。 如何为特定器件时钟选择 sysref 时钟?

    --

    此致、

    基尔萨纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Keerthana、

    同样、您是否 已确认为要监控的输出安装了适当的终端?

    您说您希望在所有端口上获得122.88MHz、但您运行 SYSREF 分频器并将其路由到多个输出:

    要将所有输出转换为122.88MHz 器件时钟输出、必须将每个输出的 CLKoutX_SRC_MUX 设置为"器件时钟"。 或者、也可以设置 SCLKx_y_PD 以禁用 SYSREF 路径、从而节省电流。

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HII、

    我已附加更新文件、其中所有输出都针对器件时钟进行配置。 当我们探测它时、除了端口4和6 (缺少输出)之外、所有其他输出都是正确的。 请问原因。 我还请求您将此文件导入到 EVM 中、并告知我们端口4和6是否提供所需的输出。

    e2e.ti.com/.../clk090421_2D00_122.88.tcs

    --

    此致、

    基尔萨纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Keerthana、

    根据数据表8.1.9.7、偶数输出只能在旁路模式下编程为 CML。 您必须针对所需的输出格式修改板载终端、或者在分频器被旁路的情况下观察 CLKout4/6 (即2949.12MHz)。 由于您的应用要求所有输出端采用122.88MHz 频率、因此我建议修改 EVM 的板载终端以匹配 应用所需的输出格式、然后针对所需的输出格式更新输出格式寄存器

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Derek