该时间是如何生成的、如何取消?
下图显示了50-100Mhz 和 20us 延迟之间的频率变化。

This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
该时间是如何生成的、如何取消?
下图显示了50-100Mhz 和 20us 延迟之间的频率变化。

尊敬的 Fung:
TRGER 信号正在写入 R0寄存器。
当前状态:
fosc = 10MHz、FPD = 50MHz
在1.3GHz-2GHz 或大于3.75Ghz 时没有20us 延迟、但校准时间会更长、大于 200us。
这次使用校准模式是关闭频率辅助。
我 过去使用部分辅助模式和完全辅助模式。
更改频率的编程顺序为:(,例如更改为100Mhz)
1. 根据输出频率计算分频值,R45寄存器[12:11] outa_MUX 选择0通道分频器,
R45 寄存器 :0x2DC0DF;
R75寄存器 CHDIV=11;
R75 寄存器 :0x4B0800&(11<<6)
2.VCO 频率:Fvco=fout *CHDIV=100000*11=1,100,000 (Fout:100MHz 频率 )
计算 n 分频值:Freq_N=Fvco/50000.000000;(FPD =50MHz)
4.整数频率除法:pll_N=(无符号长整型) Freq_N;
R36寄存器 :PLL_N|0x240000
5分频:PLL_NUM=(FreqVCO-PLL_N*50000)*PLL_DEN/50000.0000;
PLL_NUM_MSB=PLL_NUM/65536;
PLL_NUM_LSB=PLL_NUM_65536;
R43寄存器 :PLL_NUM_LSB&0x2B0000
R42寄存器 :PLL_NUM_MSB&0x2A0000
6.R0寄存器:0x00241C
你好、Nze、
当切换到100MHz 时、是否按顺序对以下寄存器进行了编程?
1. R45将 outa_MUX 设置为"通道分频器"
2. R75用于设置 CHDIV 值(ps: div/11不是有效值,仅支持偶数)
3.用于设置 PLL_N 值的 R36
4. R43和 R42设置 PLL_NUM 值
5. R0触发 VCO 校准
编程顺序正常。 如果 OUT_FORCE = 0且 OUT_MUTE = 1、当您使用 R0的 CS#信号触发测试设备时、在 VCO 校准期间一段时间内将不会输出。 由于您使用的是近频辅助、根据现有和新的 VCO 频率、校准时间可能会有很大的变化。 如果两个频率都非常接近且处于同一 VCO 内核内、则校准时间将非常短。
但是、如果您将输出频率从50MHz 切换到100MHz、则只需编写 CHDIV 即可。 无需 VCO 校准。
你好、Nze、
当 VCO 频率降至低于区域时、是否会发生问题?

我不记得近频辅助的行为、但通过自动校准、如果 您的 OUT_FORCE = 0且 OUT_MUTE = 1、则校准期间输出不会静音。
让我们尝试一个实验、运行以下配置、使 VCO 通过自动校准锁定到11000MHz。 然后将 PLL_N 编程为551、然后将 R0编程为触发自动 VCO 校准。

接下来、重复上述实验、但在将 PLL_N 编程为551之前使 QUEK_RECAL_EN = 1。 输出是否会静音?
BTW 是最小输入频率和最大值 输出频率要求、我们 无法从10MHz 基准获得50MHz FPD。
尊敬的 Fung:
我 已经在11900MHz 到12100MHz 的范围内进行了测试、输出被静音、时间仍然是20ms。
很抱歉、您写错了吗? MUTE ;应为 OUT_FORCE = 0且 OUT_MUTE = 1 μ A
3. 我已经测试 了一个实验, 输出被静音,时间仍然是20ms。
我使用 TISC Pro 来生成十六进制文件 、如下所示:
e2e.ti.com/.../4087.HexRegisterValues.txt
代码:
0x4E0003|(1<<9); //R78 QUICK_RECAL_EN :1 PLL_N= 551; 0x220000; //R34 0x240000|PLL_N; //R36 TP_H; //Trigger level High R0; //R0 TP_L; //Trigger level Low
