This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04610:开关输入中的 LMK04610精度

Guru**** 2502205 points
Other Parts Discussed in Thread: LMK04610

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1010599/lmk04610-lmk04610-accuracy-in-switching-inputs

器件型号:LMK04610

大家好。

我已正确配置 LMK04610 IC。 它的两个输入端具有来自 KEYSIGHT 33600A 双通道发生器的40MHz 频率。 我还使用了 VCXO

ABLNO-V-122.880MHz。 nr 5输出上的输出频率约为10MHz (便于测量)、但将来我会将其更改为200MHz。

LMK04610还可以校正缺少的第一个或第二个输入时钟。 它在 PFD 频率的大约1.5周期内(在我的例子中为80kHz -大约15us)切换到保持模式

将 Vcontrol 电压保持在正确的值、然后将信号摆动到另一个源。

选择另一个输入信号后、问题就会开始。 我只想补充一点、当我置位时、在复位 N 和 R 分频器时会发生同样的情况

0x57配置寄存器中的 PLL1_RDIV_SWRST 和 PLL1_NDIV_SWRST 位(3和4)。

问题是 PLL1缺少一些时钟信号、可以在控制电压示波器上看到这些信号。 我已附上两个示波器屏幕截图。

您可以看到、VCO 调节仅在一个方向上。 因此、VCO 相位仅在一侧发生变化。 集成控制电压对应于100ns 的相位变化(当我设置另一个环路参数时略有变化)。 该值对应于122.88MHz 的约12 clk 或40MHz 的4 clk 输入频率。

我的问题是这是正常情况吗? 是否有任何方法可以初始设置 R 或 N 分频器、而是将其复位? (在保持 R 和 N 分频器也被复位后)我们是否还有其他可能将观察到的行为最小化?

  e2e.ti.com/.../LMK04610_5F00_10MHz_5F00_out.tcs

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Piotr、

    我们将对此进行研究、稍后再回来、敬请期待。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的快速回复。

    我只想补充一点、这些图分别与12Hz prop_final = prop_fast = 4和120Hz prop_final = prop_fast = 40的环路参数相关、两者均在50%模式下。

    当模式更改为低脉冲模式(LPM)时、环路会有锁定问题、其最终增益较弱、这与输出时钟的低稳定性相对应。 但在 LPM 下、开关输入更轻微、因为我没有观察到如此大的 Vcontrol 过压。

     
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Piotr、

    将在周末入住。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Piotr、

    我是否理解它会锁定、但您正在尝试在开关期间尽量减小相位/频率冲击?

    您是否有想要实现的频率或相位规格?

    73、
    Timothy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    完全正确。 我尝试尽量减小开关输入期间的相位/频率影响。 我希望在开关期间实现尽可能低的频率偏差。 我认为输入的1CLK 是可以接受的。 HMP 和50%模式下的 LMK04610在上电后会正常锁定、但在 LPM 模式下、我必须多次打开/关闭输入信号、并在几次尝试后锁定 PLL。  正如我先前在 LPM 中所写 的那样、最终增益较弱、但开关时的电压过稳压要小很多倍。   也许解决方案是更好的 VCXO、具有更低的调优灵敏度(kHz/V)和更好的"长期"稳定性以及 LPM 模式的使用?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Piotr、

    该器件的 LPM 将减小比例增益的影响、因为传播电荷泵仅在 PFD 输出的高脉冲期间有效。  使用 LPM、比例的影响会降低、从而导致 PLL 带宽减小。 在切换时、较低的带宽会产生较小的影响。

    根据您的配置、选择 LPM 时、环路会峰值一位并显示0.44Hz 的带宽。 这种峰值会导致您的锁定问题。 因此、您需要调整传播增益。

    您可以尝试20至40的比例增益。 20仍会显示一些峰值、但比 prop=4小得多。 环路带宽为~0.52Hz。 当 prop=40时、可以进一步降低峰值、从而使锁定更稳定、但带宽在~0.74Hz 时更高。

    您将需要找到调整传播值以获得锁定和开关性能的最佳解决方案。

    本应用手册详细介绍了 PLL: https://www.ti.com/lit/an/snaa310/snaa310.pdf

    请告诉我这是否有帮助。

    此致、

    Julian