• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 886 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832：多时钟同步

admin
Guru**** 2382630 points
Other Parts Discussed in Thread: LMK04832, LMX2820, LMK04832EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1009995/lmk04832-multi-clock-synchronization

器件型号：LMK04832
主题中讨论的其他器件： LMX2820、

大家好、

I)。 我们正在  RFSoC FPGA 设计中使用 LMK04832 CLK 合成  器来实现多时钟同步。 对于4个从器件 LMK04832、我们有一个主器件 LMK04832将基准信号驱动至 Clockin1、并将 SYNC/SYSCEF 驱动至时钟输入0。 架构添加如下。

主器件 LMK04832默认具有49.152MHz 时钟输入1、122.880MHz VCXO 输入到 OSCin 以及 SYNC/SYSCREF 信号输入到 LMK 的 SYNC 引脚。 与架构中一样、主 LMK 输出器件和 sysref 时钟对连接到从器件 LMKs 的时钟输入1和时钟输入0。  从器件 LMK 所需的输出频率 如下：

DCLKOUT0：245.76MHz (第一个 LMX2820的输入)

SDCLKOUT1：同步至第一个 LMX2820

DCLKOUT4： 245.76MHz (第二个 LMX2820的输入)

SDCLKOUT5： 同步到第二个 LMX2820

SDCLKOUT3： 7.68MHz AMS_SYSREF

DCLKOUT6：  122.88Mhz DAC_REFCLK

SDCLKOUT7： 7.68Mhz DDR_PLY_CAP

DCLKOUT8： 122.88MHz PL_CLK

SDCLKOUT9： 7.68MHz PL_SYSREF

DCLKOUT12： 122.88Mhz ADC_REFCLK

所有4个从 LMK 输出时钟都需要同步和对齐、以实现多时钟同步(也可以实现多 FPGA 同步)。

如果要在双环路零延迟嵌套模式下使用从器件、则应如何配置主器件 LMK04832和 sysref 输出、以便实现多时钟同步。  

 我们在设计中首次使用 LMK、您的值和输入将非常有用。

(二)。 为了测试配置、我们使用了两个 LMK04832EVM。 一个 EVM 用作主器件、另一个用作从器件。  设置为：  

主 LMK：

答：主器件 LMK04832 EVM 用于具有 sysref 反馈和 sysref 脉冲发生器输出模式的双环路零延迟嵌套模式

b.时钟输入1设置为10.24MHz、SYNC 由 SPI SYNC 通过 Ticspro 给出。

c.输出为时钟输出0：10.24MHz，时钟输出2：20.48Mhz，和 SYSCREF 时钟(时钟输出1和时钟输出3)：2.048MHz

主器件 LMK04832按预期运行，并在同步 SPI 脉冲发生器输入时生成 sysref 脉冲。 相应的.TCS 设置文件附在名为"Master_LMK04832EVM_settings"的下方

e2e.ti.com/.../Master_5F00_LMK04832EVM_5F00_settings.tcs

2.从器件 LMK：

  主器件 LMK04832EVM 的时钟输出0和时钟输出1 连接到从器件 LMK04832EVM 时钟输入1和时钟输入0。 从器 件 LMK 用于重新计时模式、在该模式下、主器件 LMK 的时钟输入 SYSREF 将重新计时并转发到从器件 LMK SYSREF 输出。   

在这里、我无法为主 LMK 发送的 sysref 脉冲重新计时并生成 sysref 输出。 相应的.TCS 设置文件随附在名为"Slave_LMK04832EVM_settings"的下方

e2e.ti.com/.../Slave_5F00_LMK04832EVM_5F00_settings.tcs

配置是否正确？ 需要进行哪些更改才能获取从器件 LMK04832EVM 输出 sysref 并进行同步。 您对这些内容的意见非常有帮助。

提前感谢、

Kiran Kumar R

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、

    您能否尽早对此进行更新。  

    提前感谢、

    Kiran Kumar R

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Kiran、

    我们将对此进行研究、稍后再回来、敬请期待。

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    [引用 userid="467690" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1009995/lmk04832-multi-clock-synchronization 来测试我们使用两个 LMK04832EVM 的配置。 一个 EVM 用作主器件、另一个用作从器件。  [/报价]

    大家好、

    我们使用两个 LMK04832EVM 进一步测试了配置。 设置如下：

    主 LMK04832 EVM

    我们在双环路0延迟嵌套模式下使用主器件 LMK04832、SYSREF 作为反馈。  Sysref_Mux 设置为 SYSREF 连续。 如上所示、输出对 CLOCKOUT0和 CLOCKOUT1用作基准、 SYSREF 信号单端连接到从器件 LMK。  

    • 输出频率：
    • DCLOCKOUT0 - 10.24MHz
    • DCLOCKOUT2–10.24MHz
    • SYSREF 频率- 2.048MHz

    相应的.TCS 文件为  ：e2e.ti.com/.../Mater_5F00_LMK04832_5F00_0_2D00_delay_5F00_mode.tcs

    2.从 LMK04832 EVM

    从器件 LMK04832用于时钟分配模式。 Sysref_mux 设置为正常同步。 在这里、我了解到 Clockin0由 Clockin1重新计时。  

    相应的.TCS 文件为：e2e.ti.com/.../Slave_5F00_LMK04832_5F00_distribution_5F00_mode.tcs

    我们的配置是否良好(主 LMK 处于具有 sysref 反馈的0延迟嵌套模式、连续 SYSREF 和处于分布模式的从器件)？

    您能否查看我们的设置文件并检查设置是否正确。  如果需要进行任何更改、请提出建议。

    我的另一个问题是、我是否可以使用主 SYSREF 作为脉冲发生器、并使用这些脉冲与从器件 LMK同步、以及在连续 SYSREF 中使用从器件 LMK、或者上述配置均正常。 我们的要求是在从器件 LMKs 输出处具有连续 SYSREF。  

    提前感谢、

    Kiran Kumar R

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Kiran、

    请按照以下链接了解更多有关多时钟同步的信息。

    https://www.ti.com/lit/an/snaa294/snaa294.pdf

     对于嵌套零延迟双环路模式(ZDM)中的单个 LMK 器 件(主器件)、需要满足很少的规则来在输入和输出信号之间提供确定性相位。

    它需要遵循  ZDM 的两条规则

    • 输入时钟= SYSREF
    • GCD (输出)= SYSREF、所有器件时钟可以与 SYSREF 边沿共享一个边沿  
    [引用 userid="467690" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1009995/lmk04832-multi-clock-synchronization/3737523 #37523"]Slave LMK04832用于时钟分配模式。 Sysref_mux 设置为正常同步。 在这里、我了解到 Clockin0由 Clockin1重新计时。  [/报价]

    根据您最新的架构、次级 LMK (从器件)可以从 CLKin0分配 SYSREF、由 CLKin1重新计时、但 SYSREF 分频器应满足其最小分频器值(8)。 目前为5 (10.24/2.048)。

    [引用 userid="467690" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1009995/lmk04832-multi-clock-synchronization/3737523 #3737523"]我的另一个问题是、我是否可以将主 SYSREF 用作脉冲发生器并将这些脉冲用作与从器件 LMK的 同步、以及在连续 SYSREF 中使用从器件 LMK、或者上述配置均正常。 我们的要求是在从器件 LMKs 输出处具有连续 SYSREF。[/QUERP]

    是的、您可以通过将主 LMK 的 SYSREF 分频器重置为 SYNC (脉冲)、使次级 LMK SYSREF 处于连续模式。 如上所述、应调整您的频率、以便您可以使用最小 SYSREF 分频器值8。

    此致、

    Ajeet Pal