This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1009445/lmk05318b-termination-for-lvds
您好！
关于 LMK05318B 。 如果 PHY 输入缓冲器逻辑是 LVDS、则器件需要什么输出 LVDS 终端？ 负载的 p 和 n 桥臂上的电阻是否为100欧姆？
谢谢你。
此致、
艾伯特
除此之外 、器件的采集时间是多少？
您好、Albert、
如数据表中的图9-27所示、接收器中的50 Ω 单端或100 Ω。
采集时间是指什么？ PLL 的锁定时间？ 锁定时间应大约为10ms -通常要低得多、但这不是数据表中的安全数字。
Amin
