[参考译文] LMX2595：输出杂散和放大器；锁定载波周围的噪声

您好 Cecile、

配置看起来正常。  

您是否在 LMK 和 CDCLVP 的输出端测量了基准时钟信号？

环路带宽是多少？

您如何将 CDCLVP 的输出连接到 LMX？

是的、LMK04208输出看起来足够干净、至少看起来没有明显的主要噪声或杂散问题(我的频谱分析仪上没有相位噪声选项)

我们尝试从 CDCLVP 中获取测量值、但那里没有测试点、迹线将进入底层。

至于从缓冲器到 LMX2595的连接、我们在缓冲器的输出端(在差分对的每个桥臂上)和布线的另一端(在 LMX 侧)有86欧姆的分流电阻器接地、 我们有一个差分分流100欧姆电阻器、然后是 LMX 的每个 P/N 输入上的串联交流耦合电容器(C=0.1uF)。

我们认为问题可能出在 CDCLVP 上、因为我们注意到、随着我们将 CP 增益从15mA 降低到3mA、这些杂散和噪声水平会下降(在 VCO 输出端)。 我们还将检查将 Vcc 馈入 CDCLVP 的 LDO。 我们将为该偏置电压使用2.5V。 在驱动 LMX 时、这是否很重要？

LMX 的环路带宽应约为80kHz、并根据 PLLatinum Sim 工具设计可获得大于65deg 的相位裕度。 我对环路滤波器所做的修改似乎没有任何影响。 似乎环路并不不稳定、实际上每次都锁定到目标编程频率。  

你怎么看？

感谢您的参与、

Cecile

那么、我们是否有可能对这里的 LMX2595基准输入进行过驱动？

Noel、您好！

您还可以看看此处用于 LMX2595的配置吗？ 请参见随附的。 这里是否有任何设置不正确的地方？

谢谢

Cecile

e2e.ti.com/.../LMX2595_5F00_12p6GHz_5F00_out_5F00_Refin_5F00_122p88MHz.txt

您好 Cecile、

寄存器设置通常看起来不错、建议将 FCAL_HPFD_ADJ 设置为0x0。 也就是说、将 R0从0x251C 更改为0x241C。

我认为 PLL 锁定的形状很好、噪声主要来自参考时钟。

您能否在 CDCLVP 和 LMX 之间提供原理图？ 从您的描述中可以看到、CDCLVP 和 μ 100Ω 不同分流器之间缺少一对直流耦合。

感谢您在此处提供反馈。

如果我们使用122.88MHz 的 PFD 频率、为什么将 FCAL_HPFD_ADJ 更改为0x0？ 数据表显示0值对应 Fpfd <100MHz。

此外、这里是所连接的参考电路的原理图。 我们在 LMX 侧确实有直流阻断电容器、但我们确实尝试在时钟缓冲器侧添加另一组直流阻断电容器、这对 VCO 输出噪声肩部没有任何明显的变化。

有助于降低(尽管不能消除)此 VCO 噪声调制级别的两个因素是

-以半速(61.44MHz 而非122.88M)运行 PFD -提高了5dB  

-并将电荷泵电流降至3mA (改进了10dB)

您好 Cecile、  

根据您的寄存器设置、预 R 分频器已启用、因此 FPD 为61.44MHz。 请再次检查您是否确实使用了61.44MHz FPD、但 LMX 仍可能锁定。

来自 CDCLVP 的 LVPECL 信号应与100Ω Ω 电阻器进行交流耦合。 您应该在下一个修订版本中修复此问题。

减小电荷泵电流或 FPD 将减小环路带宽。 由于环路滤波器的作用类似于基准时钟噪声和 PLL 噪声的低通滤波器、因此较小的环路带宽将进一步降低这些源的噪声。 如果可能、检查来自 CDCLVP 输出的相位噪声。  

是的、在该文件上、这确实是正确的、我们尝试以1/2的传入速率运行、即61.44MHz。

BTW、我还意识到 VCO 分频器的小数部分在 PLLatinum Sim 工具上使用的值(对于 prEN Div = 1)小于我在 TICsPro 中选择的值。 对于此处的目标 PFD 和 VCO 频率、您是否会看到使用较大值、尤其是分母的任何问题、例如此处使用的 NUM=541和 DEN=1000？

由于载波周围的此噪声的频率范围远远超出了设计的80-90kHz 环路带宽、因此减小 CP 增益是否会影响环路动态并使环路更加稳定？

谢谢

Cecile

那么、在我们配置 PLL 的方式中、您是否看到任何特定问题或非最佳设置？

您是否有方法可以仿真连接到 LMX 器件 REF 端口的 CDCLVP 驱动器接口、如此处所示？ 此处加载驱动器的方式以及选择的端接电阻是否存在问题？ 我想知道潜在不匹配以及反射回 LVPECL 缓冲器的情况。

我们使用可编程输出 LDO 为 CDCLVP 缓冲器生成2.5V 直流偏置。 我们可以检查器件直流引脚上的实际电压、但此处使用的端接电阻器(86欧姆)是否可能太小？

谢谢

Cecile

您好 Cecile、

当参考时钟= 122.88MHz 时、12.6GHz 输出为分数通道。 小数分母(DEN)的值将影响杂散和相位噪声。

您可以尝试使用 den=12288、然后获得精确的12.6GHz 输出。 相位噪声通过此设置进行了优化、但您可能会在480kHz 和960kHz 下看到大杂散。  

您也可以尝试使用较大的不规则 DEN 值、例如12345678。 杂散可能会消失、但相位噪声会更高。  

在 PLL SIM 中，默认设置将分次简化为最低值，您可以转到菜单栏-->选项来禁用此设置。

我建议您使用 den=12288、如果相位噪声没有改善、我很确定问题是来自参考时钟。  

除了 CDCLVP 和 R97之间缺少交流耦合电容外、原理图看起来不错。  

您是否可以绕过 LVPECL 缓冲器并为 LMX 提供已知的干净参考时钟？

我们正在研究绕过基准时钟缓冲器并将信号直接注入 LMX2595的方法。

我们会随时为您发布信息、

谢谢

Cecile