• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 113 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVP1204：差分电压 pp=1.78v 是否在此处存在风险(高于我们的1.5v 规格)、

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: CDCLVP1204
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/883373/cdclvp1204-whether-the-difference-voltage-pp-1-78v-has-risks-here-above-our-1-5v-spec

器件型号：CDCLVP1204

大家好、

 我们需要检查1.78v 电压是否存在风险(超出我们的1.5v 规格)、谢谢。 还是可以更改 分压 器 以改善 它？ 谢谢。

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这个1.78Vpp 信号是 CDCLVP1204的输入、对吧？ 您是否使用单端输入并将互补输入引脚偏置为共模？

    什么是生成该1.78Vpp 信号？ 您能否共享原理图？

    此致、
    通道

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    它是  器件的差分输入电压。  原理图   如下所示为数据表。 客户已更改  分压 电阻器、将电压更改为1.3V。 如果电压 高于1.7V、我们需要检查风险是多少？   更改 电阻器的解决方案是否正常？ 谢谢。

    数据表 原理图

     客户原理图

    1.3V 电压。

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    一般而言、一些高速差分缓冲器不能用于提供轨到轨 LVCMOS 摆幅。 如果输入摆幅超过技术规格、输入缓冲器增益级可能会进入饱和状态、并在输入缓冲器的输出端以及相应的器件输出端导致意外的毛刺脉冲/欠幅脉冲/占空比失真。

    精心选择了130 Ω 和82 Ω 电阻器、以为 LVPECL 驱动器提供端接。 分压器将输出偏置为 VCC-2V、同时还提供50欧姆的等效电阻、以匹配50欧姆传输线路、从而实现最佳信号完整性。

    我建议选择遵循相同逻辑的分压器组件。 客户原理图中的端接将导致阻抗不匹配、这可能会导致反射、这由客户决定是否可以接受。

    这个1.3V 波形是否在 PCLK 引脚上测得？ 是否有补码波形(即 NCLK)？

    我提出这一问题、因为我会假定您共享的波形是单端的、而不是差分的。 在这种情况下、您可以参考数据表表6.6中的 LVCMOS 输入特性、而不是表6.7中的差分输入特性。 如表6.6所示、LVCMOS 输入频率的最大值较低、为200MHz、但它可以接受从 GND 到 VCC 的全摆幅。

    此致、
    通道