• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 269 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVD1208：单端字符阻抗和差动字符阻抗

admin
Guru**** 2387080 points
Other Parts Discussed in Thread: CDCLVD1208
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/887512/cdclvd1208-the-single-ended-character-impedance-and-differetial-character-impedance

器件型号：CDCLVD1208

我已阅读 CDCLVD1208的数据表、我看到建议的输入和输出差分时钟路由是两条线、字符阻抗为50 Ω 接地、字符端接在差分线路上。

我想在布线时能否设计100欧姆的差分阻抗、而不是单端50欧姆接地。 哪一个更好？

我阅读了一些文档、其中告诉我、当 R 的接地阻抗两条线路相隔很远时、差分阻抗为2R。 我认为100欧姆的设计差分阻抗是更好的选择、因为输入和输出是差分信号。

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    一般而言、我更喜欢设计类似匹配的50欧姆单端线路的传输线路。 如前所述、可以设计50 Ω 单端阻抗、同时实现100 Ω 差分阻抗。   如果时钟信号从差分信号更改为单端信号、这种路由可提供最佳的信号完整性；例如、使用时钟缓冲器评估板进行评估时、这是一种常见的用例。  

    此致、
    通道

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你。

    "可以设计50欧姆单端阻抗、同时实现100欧姆差分阻抗。 "

    如何同时实现这些目标？

    您是否认为100欧姆的差分阻抗是具有更高优先级的规则？

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、100欧姆差分阻抗更重要。 根据布线之间的间距、您可以通过差分布线来实现这一点；随着分离度的增加、耦合将减少、阻抗将接近单端阻抗的2倍。 您还可以使用阻抗计算器工具进行检查。

    此致、
    通道

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

      对于任何差分信号、尤其是 LVDS、信号/时钟布线必须彼此靠近、因为这将极大地提高共模噪声抑制能力、 我们希望任何外部噪声均匀地耦合到两根电缆、因为该噪声将作为接收器差分输入端的共模噪声加以抑制。 尽管如此、LVDS 方案中的端接电阻应等于布线的特性差分阻抗。 因此、我建议将布线的差分阻抗设计为100欧姆、并考虑到布线应彼此接近、这可能无法转换为恰好为50欧姆的单端特性阻抗、这是可以的。  

    谢谢、

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢、这个问题得到了很好的回答。