This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2572LP:用于设计和仿真的 LMX2572LP 最佳软件。

Guru**** 2390755 points
Other Parts Discussed in Thread: LMX2572LP, LMX2531, LMX2572, LMX2582

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/877992/lmx2572lp-lmx2572lp-best-software-for-design-and-simulation

器件型号:LMX2572LP
主题中讨论的其他器件: LMX2531LMX2572LMX2582

您好!

我对 LMX2572LP 系列合成器有点陌生、想知道使用这些器件开始设计的最佳方式是什么、而不是通过数据表等来进行设计 我注意到有多种软件包可帮助完成此任务,但似乎有三种左右的软件包... 因此、建议从哪一个开始。

此外、LMX2572LP 可能也是如此、尽管它似乎满足低相位噪声的要求、但它可能并非所有器件的最低功耗。 是否有其他类似器件也能以更低的功耗运行? 蝙蝠有什么建议吗?

关于 TCXO 基准的选择,建议使用 LVDS 源,或者标准 TCXO 正弦输出是否可以? 该应用适用于 ISM 868和 ISM 915频段中的 DMR。

仿真软件能否帮助我选择最佳基准输入频率(TCXO)、从而在800至1GHz 频段实现最佳相位噪声和杂散? 否则,建议将 Whta 方法用于此选择???

此致、

Mike

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Mike:

    TICS Pro 可以帮助您设置配置并生成所有寄存器值。 某些寄存器具有严重限制、此工具会在您违反限制时向您发出警报。 您也可以将鼠标悬停在方框上以查看该寄存器的说明。

    PLL SIM 是一款设计工具、您将需要此工具来设计环路滤波器、检查相位噪声和杂散。

    对于 DMR 应用、我认为 LMX2572LP 是最佳选择。 我们拥有的最低功耗合成器是 LMX2531系列、但它们是窄带器件、您可能需要多个器件来支持所需的所有频率。

    同样、对于 DMR 应用程序、您需要使用 TCXO、因此输出格式绝不是 LVDS。 为了获得更好的 PLL 噪声、我建议使用尽可能高的频率。 更高的频率会返回更高的压摆率、这可以补偿削波正弦波格式的压摆率损耗。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用用户="Noel Fung "]

    尊敬的 Mike:

    TICS Pro 可以帮助您设置配置并生成所有寄存器值。 某些寄存器具有严重限制、此工具会在您违反限制时向您发出警报。 您也可以将鼠标悬停在方框上以查看该寄存器的说明。

    PLL SIM 是一款设计工具、您将需要此工具来设计环路滤波器、检查相位噪声和杂散。

    对于 DMR 应用、我认为 LMX2572LP 是最佳选择。 我们拥有的最低功耗合成器是 LMX2531系列、但它们是窄带器件、您可能需要多个器件来支持所需的所有频率。

    同样、对于 DMR 应用程序、您需要使用 TCXO、因此输出格式绝不是 LVDS。 为了获得更好的 PLL 噪声、我建议使用尽可能高的频率。 更高的频率会返回更高的压摆率、这可以补偿削波正弦波格式的压摆率损耗。

    [/报价]

    Noel、您好!

    谢谢、我们将在适当的时间查看该软件。 但这只是一个有关初始调优和环路滤波器的问题。 这些设置在启动时设置一次、无论调谐的频率如何、都不需要进一步调整、或者在使用合成器期间需要进行一些调整。 我提出这一要求的原因是、它适用于包含 FHSS 跳频的应用、假设间隔为50ms ...

    关于 TCXO、我们遇到了 Abraacon 的一些器件、ASGTX5系列 XO 除了 PECL 或 HCSL 等外、还提供了 LVDS 输出选项、同时满足 Stratum 4要求。 它们在设计时考虑了100 Ω 差分负载、并具有典型的300mVp-p 输出。 我认为这些对于 LMX2572可能是可以的吗? 对这些器件是否适用于 LMX2572有任何看法 

    此外、我注意到在没有倍频器的情况下、最高时钟输入频率为250MHz。 使用倍频器或绕过它并直接进入200MHz 差动输出 XO 更好吗?

    此致、MM

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Mike:

    ASGTX5是 XO、而不是 TCXO、您确定可以在 DMR 应用中使用它吗? DMR 是窄带系统、具有非常严格的频率精度规格。

    由于某些 DMR 频段中有许多信道、因此您可能需要调整一些环路参数、以满足杂散和相位噪声要求。  

    倍频器不会增加噪声、但仅在输入时钟频率较低时才需要。 例如、如果输入时钟仅为20MHz、则建议使用倍频器使 FPD = 40MHz。 这将减小 N 分频器值、从而降低 PLL 噪声。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用用户="Noel Fung "]

    尊敬的 Mike:

    ASGTX5是 XO、而不是 TCXO、您确定可以在 DMR 应用中使用它吗? DMR 是窄带系统、具有非常严格的频率精度规格。

    由于某些 DMR 频段中有许多信道、因此您可能需要调整一些环路参数、以满足杂散和相位噪声要求。  

    倍频器不会增加噪声、但仅在输入时钟频率较低时才需要。 例如、如果输入时钟仅为20MHz、则建议使用倍频器使 FPD = 40MHz。 这将减小 N 分频器值、从而降低 PLL 噪声。

    [/报价]

    Noel、您好!

    该应用程序是 ISM 频段中的专有 DMR、不受相同标准和经典要求的约束。 50 KHz 通道分离可以适应更宽松的频率稳定性规格、但我注意到 Abraacon 还具有 ASGTX-D 系列 TCXO、虽然成本更高2倍。 它可能是一个竞争对手...

    关于环路参数的调整、能否使用软件仿真器作为一个良好的指南来了解由于一个通道之间的变化而导致的最终预期杂散和相位噪声 (假设电路板布局等所有其他因素都满足 LMX2572所需的性能)? 通常需要调整哪些参数才能获得您提到的微调?

    在某种程度上、在我们考虑的专有应用中、严格的通道分离问题并不那么严重、其中50kHz 至100KHz 的分离是可以接受的。 由于通道间隔可能更宽、因此近端杂散和相位噪声要求可以更宽松。

    对于倍频器来说,如果它被绕过,我想使用具有2-3ppm 的100–200 MHz LVDS 振荡器将满足要求。

    提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Mike:

    好的、我认为100MHz LVDS 参考时钟已经足够好了。 倍频器不是必需的、100MHz 是理想的相位检测器频率。  

    杂散、尤其是整数边界杂散(IBS)是您将遇到的最头疼的问题。 您可能需要使用 Pre-R、Mult 和/或 Post-R 分频器将 FPD 更改为不能被100除的数字(或50或25或....) 以避免 IBS。   

    LMX2582数据表第8.1节提供了有关如何预测杂散频率的良好示例。 或者、您可以使用 PLL SIM 来检查相位噪声和杂散。