This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/877550/cdcm7005-pdn-decap-fmax
如何在 PDN 衰减分析中计算目标阻抗的最大频率。
您好、Naveen、
PDN 引脚上的电容器的主要用途是缩短斜升时间、因为 PDN 引脚的斜升速率不应快于 VCC 或 AVCC (在引脚说明部分中介绍)。 分流电容器和内部150kOhm 上拉电阻器构成一个低通滤波器。 该引脚的斜坡时间取决于带宽或 RC 时间常数。
例如，如果电容值为0.01uF，则时间常数为0.01e-6*150e3 = 1.5ms，这意味着 PDN 引脚在1.5ms 内斜升至其最终值的63%。
此致、 Hao
增加斜坡是衰减电容器的应用之一、它也用于补偿瞬态电流、这意味着由于负载波动、负载电流也会随电压的变化而变化、时间衰减将提供瞬态电流。
刚才意识到 PDN 意味着电力输送网络。 我认为您正在讨论 bar｛PD｝引脚。 遗憾的是、我不熟悉电力输送分析。 您能否更具体地了解分析所需的芯片规格？ 我不确定 目标阻抗的最大频率是什么意思。
