[参考译文] LMK05028：保持期间的 PLL

您好！  

这里的系统时钟意味着什么？ 当基准消失时、DPLL 进入保持状态、但 APLL 应保持锁定状态。 APLL 可能正在使用 XO、只要 APLL 被锁定、输出将保持正常运行。  

Amin  

Amin、

通过 TXCO/OCXO 和 XO 源生成的系统时钟。

是否正在使用3环路配置？ TCXO 是否用于 TCXO DPLL、而 XO 用于 APLL？  

不建议在任何情况下 APLL 基准(假设 XO 正在使用)消失、否则不存在 APLL 保持。 100%的输出受到影响。  

关于 TCXO、具体是什么干扰？ 根据级别、持续时间等不同、可能会观察到不同的影响、需要干扰的详细信息。  

Amin  

尊敬的 Amin：

我们更喜欢使用双环路模式，以避免放置额外的晶振。

我们需要做的事情：

-         将超级稳定的振荡器(我们使用5ppb OCXO 或更高版本)用于系统时钟。

-         从 GPS 单元获取1PPS 参考。

-         输出相位对齐：

• 1PPS (我们当前正在测试的内容)
• 10MHz (未来)
• 20MHz (未来)
• 25MHz (未来)

-         输出可选：

• 27MHz (HDMI)
• 156.25MHz (以太网)

当1PPS 基准输入丢失时、我们需要部件保持频率和相位(至少1PPS 对应的相位)。

我们如何设置它？

我们认为该设置需要：

2环路并使用5ppb 时钟(10MHz 还是50MHz？) 馈入 XO 输入、断开 TCXO 端口。

在 IN1端口上馈入1PPS (就在我们连接基准的位置)。

我们在 V1上使用了5V 输入。

我们能否使用此设置一个具有丢失基准保持的0相1PPS 输出？

我们似乎无法使0相运行。 您能给我们发送一个 TICS Pro 文件来帮助我们进行设置吗？

谢谢、

  肖恩

大家好、

我们很幸运地让器件与频率超过1KHz 的基准同步、但不能低于1KHz。 遗憾的是、我的 PM 不等待任何人、如果没有有效的设置、我们将被迫使用我们已经正常工作的 AD9454器件。

我希望也能提出 TI 解决方案进行评估、但到目前为止无法实现这一目标。 是否有正确配置此配置的想法？

谢谢、

   肖恩

您好、Shawn、  

总之、您目前拥有1kHz 的工作配置、但当您达到1Hz 时、这不起作用？ 大概您要更改的是将 IN1的主起始页(我认为这是您所使用的输入)更新为1、而不是1e3。  

我假设 IN1中的源在振幅、压摆率等方面保持不变、而不仅仅是更新频率。  

DPLL 频率/相位锁定或基准的问题是否甚至未得到验证？  

您可能已经知道、只是一个概述、但如果不是这样、可能会很有用。 在 TICSpro 状态选项卡上、您可以读取状态寄存器、其中将显示 REF 是否有效、其次是 DPLL 是否已实现频率和相位锁定。  

为了使 DPLL 锁定、REF 需要首先有效、如果没有基准有效、则没有 DPLL 锁定。 DPLL 锁定可通过监控状态通道上的 R div 和 N div 来确认、当这些信号相移或相移180度时、DPLL 已完全锁定。  

关于1pps 信号、如果它无效、您可以更改输入验证并查看这是否允许输入变为有效？ DPLL 是否锁定？ 请留出一些时间来实现这一点、这不会立即发生。 通过观察状态通道上的 R div / N div、您可以测量它是否接近锁定状态。  

下面是一些上述内容的图片。  

此致、Amin  

状态以读回 DPLL 频率和锁相  

参考有效回读状态  

禁用验证计时器、PPM 检测和缺少时钟(既丢失又丢失)  

确认仅为 User Control (用户控制)选项卡上的参考启用振幅检测

将状态0/1或 GPIO 5/6编程为来自 DPLLx 的 R div - N div 信号、并监控器-同相或180相移以确认锁定-可以监控并观察 DPLL 是否正在尝试锁定或卡滞  

尊敬的 Amin：

器件会锁定、但处于不确定的阶段。 我确实需要在输出上进行1PPS 相位对齐。

您能否向我发送您描述的 TICS Pro 设置文件？