• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 248 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM6208：输入时钟相移

admin
Guru**** 2513185 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/887770/cdcm6208-input-clock-phase-shift

器件型号：CDCM6208

您好！

我的客户希望了解其使用条件中可接受的相移。

您能否告诉我低于 PRI 输入(40MHz、LVCMOS)配置时 PLL 锁相移的限制？ 什么 ppm 的相移使 PLL 解锁？

此致、

猪排

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    请给我几天时间来为您进行调查、以便提供最佳信息。

    此致、

    Adam

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好。

    应该有大约3100ppm 的允许漂移来保持锁定。  


    此致、

    Adam