[参考译文] WEBENCH®︎工具/LMK04610：计算设置而不是时钟架构

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/889459/webench-tools-lmk04610-compute-settings-instead-clock-architect

工具/软件：WEBENCH设计工具

您好！

可能注意 到时钟架构不再工作。

遗憾的是 、LMK04610未在时钟设计工具和 CodeLoader 4中定义！
TI 方面是否正在进行一些工作来帮助设计人员处理此器件、或者我是否必须从数据表中手动进行所有计算？

我需要生成几个全相位同步的信号：

1. 4个1000MHz (或将来为1500MHz)
2. JESD204B 的4x 3.125MHz 作为 SysRef 信号
3. 100 MHz
4. 300 MHz
5. 加电至时钟 FPGA 后为100MHz。 然后、它将 通过 SPI 配置 LMK04610。

我希望使用：

• LMK62I0-100M 用作 LMK04610的100MHz CLKIN0
• CVHD-950-100.000用作100MHz VCXO
• PLL2频率= 3000MHz
• 各个通道的分频器将为：
  • 1. 3.
    2. 1280
    3. 30
    4. 10.
    5. OSCout

但是、很多寄存器都没有说明要放入什么值。 例如：

10.2.2.1 PLL 环路滤波器设计
请联系 TI 了解应用要求、以获取优化的环路滤波器设置。

请帮助