• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 359 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2592：是否可以改善本底噪声？

admin
Guru**** 2394295 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/885332/lmx2592-noise-floor-improvement-possible

器件型号：LMX2592

你(们)好

我在电路板上测量的电流本底噪声与5GHz 基频的偏移为152dBc/Hz @ 20MHz。 当不使用分频器时、根据数据表、这似乎与 EVM 套件匹配。

是否有办法降低该楼层？  可能是通过为 VCO、变容器等使用外部 LDO 实现的？   输出匹配？

谢谢你

-Roger

  • 0
    TI__Guru**** 2394295 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Roger、

    '最佳 PLL 本底噪声是通过200MHz PFD 实现的。'

    我会提到"图17。 本底噪声随输出频率的变化"以确定本底噪声有多低。 我相信您将无法获得明显更好的本底噪声。  

    谢谢、

    Vibhu

  • 0
    TI__Guru**** 2394295 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    我感兴趣的本底噪声超出了环路带宽、因此我怀疑 PFD 频率有很大的影响。 是的、我看到了图17。 问题是什么决定了该本底噪声。 如果这是内部 LDO 噪声、则外部 LDO 可以改善本底噪声。

    重新测量后、电路板上的本底噪声似乎接近-150dBc/Hz、与载波的偏移大于20MHz 时、噪声基本上是平坦的。

    为了尝试至少达到引用的-155dBc/Hz、我应该重点关注哪些改进领域以及芯片上的特定引脚/电源轨？

    此致、

    Roger Kamben

  • 0
    TI__Guru**** 2394295 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Roger、

    内部 LDO 无法禁用/替换为外部 LDO。

    您提到的偏移处的本底噪声主要由 VCO 和输出缓冲器决定。 输出匹配将有助于降低功耗、但不会影响相位噪声。

    您是否尝试更改过 LBW？ 这是一个选项吗？

    谢谢、

    Vibhu

  • 0
    TI__Guru**** 2394295 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的、谢谢

    -Roger