This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCVF2310:CDCVF2310

Guru**** 2541610 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/899537/cdcvf2310-cdcvf2310

器件型号:CDCVF2310

数据表仅显示了输出与 CLK 以及1G 和2G 下降沿之间的关系。 直流状态下的输出应该是什么? 例如,1G 和2G 为高电平,CLK 为低电平或高电平,输出应该是什么?   我无法从数据表中找到相应的信息?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果1G 或2G 为高电平、则输出组将遵循 CLK 输入。 换句话说、如果1G 和2G 为高电平、并且 CLK 为高电平、则1Y[4:0]和2Y[4:0]为高电平。

    此致、
    通道  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、我们:

    感谢您的回答!  但是、数据表指出、即使1G 或2G 为高电平、也必须检测 CLK 的下降沿、然后输出可以跟随 CLK。 我想知道1G 或2G 是否处于高电平且 CLK 始终处于高电平、 在无法检测到 CLK 下降沿的情况下、输出应该是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我不确定、但我会假设负边沿之前的默认状态为低电平

    此致、
    通道

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、我们:

      我还想知道、如果输出需要与50欧姆传输线路的特性阻抗匹配、那么输出 串联电阻应该是多少、我可以参考任何文档吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    数据表显示了一个25欧姆阻尼电阻器。 使用25 Ω 串联电阻器将串联电阻和驱动器阻抗与50 Ω 布线匹配。

    此致、
    通道

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 我们:

       感谢 您的回答、但我 想知道 25欧姆 电阻是否包含  MOSFET 的传导电阻

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    输出阻抗通常包括 MOSFET 的电阻、因为这是测量输出阻抗的方法。 由于这些器件的使用寿命较长、设计支持受到限制、我无法明确确认

    此致、
    通道