[参考译文] LMX2594：SIM 与实际性能对比

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/901382/lmx2594-sim-versus-actual-performance-quesiton

e2e.ti.com/.../LMX2594_5F00_9750MHz.zip 我正在设计中使用 LMX2594、希望您能帮我解决一个小问题。

我一直在进行一些相位噪声测量、并将其与 PLLatinum Sim 中的预测进行比较、但这两个结果之间存在一些差异。 在某些偏移下、实际测量值最高可达15dB、我想知道您是否知道导致这种情况的原因？

我的 PLLatinum 仿真位于随附的文件夹中：

• 10MHz 基准的数据被加载到 sim 中(Wenzel 501-22578-05、数据表随附)。

• 10MHz 电平在 OSCINP 引脚上~1.12V 峰间值处测得。
• VCO 噪声和 PLL 噪声设置为使用标准作为默认值。

• 我已经手动将环路滤波器设置为与实际电路板上的滤波器相同(已附上原理图)。
• 红色‘比较’图是我的相位噪声测量(附加.dat 文件)。

• 这是使用 R&S FSW 捕获的、如有需要、安装信息也会出现在.dat 文件中。

就我所能知、所有输入都与实际设置相匹配、但在将仿真结果与测量结果进行比较时、存在显著差异、尤其是在100Hz 和1MHz 偏移之间。

我知道这是一个非常敏感的测量值、可能会受到许多小因素的影响、但我希望结果比这更接近预测值。 我希望您能有一些理论来说明我在这里看到的降级会导致什么？

我还附上了我正在使用的寄存器集、以防对您有用。 任何帮助都将不胜感激。