• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 440 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] WEBENCH®︎Tools/LMX2572：LMX2572上的 TICS Pro 错误：错误的 SR 后分频器输入频率范围

admin
Guru**** 2589265 points
Other Parts Discussed in Thread: LMX2572, LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/962680/webench-tools-lmx2572-tics-pro-bug-at-lmx2572-wrong-post-sr-divider-input-frequency-range

器件型号：LMX2572
主题中讨论的其他器件： LMX2594

工具/软件：WEBENCHRegistered设计工具

您好论坛、

我想、使用 LMX2572器件的 TICS Pro v1.7软件中存在一个错误、"支持请求"人员对此无能为力！

有关 SR 后分频器输入频率范围的数据表和软件工具提示存在差异。
请查看软件和随附数据表中的下图：

https://ticsc.service-now.com/sys_attachment.do?view=true&sys_id=398a75141bf46450ad92ba63164bcb7f

目标是在整数模式下(对于 JESD204B 应用)使用 PLL、具有或不具有相位调整/移位(当然、对于后者是一个混频顺序>= 2)、并且在重复模式下会有额外的 SYSREF 移位。

顺便说一下：SYSREF DIVIDER 值(因此限值)对于 SYSREF_REPEAT 模式是否重要、另一方面、步长取决于"Pre-SR DIVIDER"值？

此致

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Bjohn、

    您的图片未显示在帖子中、您可以重新上传吗？ 如果出现更多图像问题、您能否明确陈述您观察到的差异？

    在 SYSREF_REPEAT 模式下、SysRefReq 引脚时钟恢复为 SYSREF 内插器频率、然后时钟恢复为 RFoutA、因此 SYSREF_DIV_PRE 和内插器限制都应得到尊重。 但是、在中继器模式下不使用 SYSREF_DIV、因为脉冲宽度是通过对 SysRefReq 引脚上的信号进行重定时确定的。 延迟电路仍用于设置从 RFoutA 上升沿到 SYSREF 上升沿的延迟。

    LMX2572 SYSREF 功能的文档似乎不完整。 LMX2594数据表第7.3.14节包含一个方框图(图30)、该方框图更清晰地展示了 LMX2572中重复使用的 SYSREF 架构。

    此致、

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    此处再次显示缺失的图片：

    作为图片插入(与之前在开始条目中插入的相同)：



    和作为文件链接：

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Bjohn、

    看起来只有文件链接方法可用于上传图像。

    我正在与团队内部进行检查、以查看我们是否有最终的验证数据、以确定哪个范围是正确的。 我预计800-1500MHz 范围是正确的、因为这也是为 LMX2594提供的范围、两个器件的 SYSREF 结构基本上是相同的。 我得到一个决定性的答案后、我会告诉您。  

    此致、

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、布恩、

    800-1500MHz 范围是正确的。 在针对内插器频率的800-1500MHz 范围之外、SYSREF 延迟步长将趋向于非线性(步长会有所不同)。 我相信数据表中的范围是 SYSREF 延迟电路仍将工作的范围、尽管这些阶跃在800-1500MHz 范围之外将具有高度非线性。 我将注意到下一次数据表修订版通过时的差异。

    此致、

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的。

    800-1500MHz 范围限制是否仅对延迟电路本身或 SysRefReq 引脚以及 SYSREF_REPAET 模式下的重新计时电路而言很重要？

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、布恩、

    是的、该频率范围对于主控模式和中继器模式的重新计时电路都很重要。