[参考译文] LMK04826：零延迟模式配置--多个 LMK 同步

大家好、Pavan、

1.您的配置均不会启用数字延迟。 我想、由于您使用 SYSREF 作为零延迟反馈、因此无需启用 SYSREF 数字延迟、因此应该可以。 但时钟输出需要启用延迟、并正确编程_CNTH 和_CNTL 值、以便它们可以与 SYSREF 对齐。 请注意、数字延迟只需在分压器复位期间处于活动状态；分压器复位后、可再次断电以节省电流。

2.是的、输出分频器确实需要复位。 SYSREF 分频器无需复位、因为它是零延迟源。 但时钟输出分频器确实需要复位。 您提到了切换 SYNC 引脚、但由于您配置器件的方式、除非您在同步过程中更改 SYNC_DISx 位和 SYSREF_MUX、否则不会发生同步。 如果在选择连续 SYSREF 时将 SYNC_DISx 位设置为0、则时钟输出将始终处于复位状态、持续 SYSREF 周期的50%。 因此、您的同步过程应如下所示：
  a)将 SYSREF_MUX 更改为时钟恢复(0x1)
  b)设置所有必需的 SYNC_DISx 位= 0 (由于 SYSREF 分频器位于零延迟反馈路径中、因此可以跳过 SYNC_DISSYSREF)
  c)将 SYNC 引脚切换至少10ns。 时钟输出分频器将与 SYSREF 分频器边沿同步。
  d)恢复 SYNC_DISx 位= 1
  e)恢复 SYSREF_MUX =连续模式
  f)在重新获取锁定后、在每个下游 PLL 上重复该过程
您将需要选择正确地将时钟与 SYSREF 对齐的数字延迟值、并且在分频器复位时、每个使用的时钟输出的数字延迟都需要处于活动状态。 在分频器复位后、您可以再次禁用数字延迟以节省功耗。

3.对于单个确定性相位、反馈频率应为 GCD (输入、输出)。 我看到您的反馈频率为100MHz。 100MHz SYSREF 将始终在每个器件之间同相、并且在任何 SYSREF 边沿同步分频器后、100MHz 器件时钟将始终在每个器件之间同相、因为它们是反馈频率的整数倍。 但是、由于反馈频率是 GCD 频率的2倍、因此每个器件之间1250MHz 时钟可能有两个不同的相位。  幸运的是、不难对潜在的两相失配进行规划：您可以将100MHz 参考时钟拆分为"奇数"和"偶数"周期、并且只能切换其中一个上的 SYNC 引脚。 这基本上保证了分频器复位只发生在 GCD (输入、输出)上、而不是发生在2xGCD 上。

简单来说、答案是否定的、R 分频器不需要为1、振荡器不需要与 PLL2 FPD 相同。 您可以在零延迟模式下使用50MHz 相位检测器频率生成100MHz 和200MHz 输入、从而在许多器件上生成一个一致的相位。 当相位检测器频率是 GCD 频率的整数除法时、R/N 可能大于1。 更重要的是同步事件与 GCD 频率协调。

将 SYSREF 设置为零延迟反馈的全部原因是 SYSREF 可以配置为 GCD (输入、输出)、并且可以通过反馈环路中的分频器将同步脉冲重定时到 GCD、而无需担心任何时序关键型同步。 如果您的 SYSREF 频率不等于您的 GCD (输入、输出)、则频率相同的不同系统之间可能存在多个相位、因为 SYSREF / GCD (输入、输出)可能存在同步脉冲可重定时到的不同相位。 这并不总是一件坏事、或者：为了保持与 GCD 相关的同步时序(通过计算基准输入周期数)、通常可以增加相位检测器频率、从而实现更好的 PLL2性能。

此致、