[参考译文] WEBENCH®︎Tools/LMX2572：LMX2572上的 TICS Pro 错误：在同步模式下使用错误的 N 分频器最小值(prEN 分频器)

admin

Other Parts Discussed in Thread: LMX2572

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/962638/webench-tools-lmx2572-tics-pro-bug-at-lmx2572-using-wrong-minimum-values-of-n-divider-at-sync-mode-pren-divider

器件型号：LMX2572

工具/软件：WEBENCH设计工具

您好论坛、

我认为 LMX2572器件的 PLLatinum Sim 软件 V1.5.6.0中存在错误、"支持请求"人员对此无能为力！

对于同步操作、需要一个2的 prEN 分频器、因此将反馈分频器 N 更改为 N'(= N / 2)。
在 LMX2572数据表"表3. 最小 N 分频器限制"是软件使用时提到的其他限制值！
它取决于混频顺序、我预计 N (其中 prEN 分频器处于最高 VCO 频率)的限制值为：
48、58、60、72、96
软件会显示在错误工具提示中：
56、56、64、72、88

请查看 PLLatinum 的以下图片以及随附的数据表：

目标是在具有或不具有相位调整/移位的整数模式下使用 PLL (当然、对于后一个所需的混频阶>= 2)和最小额外抖动。