[参考译文] LMK04826：有关 PLL2的问题

您好 Eric、

[引述 USER="Eric Raguzin]PLL2校准例程是什么？ 它在 PLL2_N_CAL 和 PLL2_FCAL_DIS 的设置中被引用、但它从未在上展开。 这是在尝试锁定 PLL2时运行的例程吗？ 或者、无论 PLL2是否具有有效输入、它是否以前运行过？[/quot]
这是选择电容器以使用标称 Vtune 电压锁定集成 LC VCO 的过程。  例如、如果由于更改了 OSCin、您需要使用不同的设置将器件重新配置为相同的频率。  没有理由重新运行校准。  PLL2_N_CAL 通常与 PLL2_N 相同  然而、当使用0延迟模式时、VCO 校准仍然在非零延迟模式下发生。  然后、PLL 切换为使用为零延迟反馈所选时钟的输出进入 N 分频器。  这意味着需要两个 N 分频器。  一个在校准期间(PLL2_N_CAL)、另一个在运行期间(PLL2_N)。

[引用 USER="Eric Raguzin">对于 PLL2_XTAL_EN、这是指什么输入？ 这是否意味着、如果 OSCin 的输入是晶振而不是 VCO、则该位需要为高电平？ 还是另一个不是 OSCin 的输入？ CLKin0或其他内容？[/报价]
正确、如果使用晶振、该位应该为高电平。  数据表电气规格给出了晶体的规格。

[引用 USER="Eric Raguzin]LMK04826 具有"双路"VCO 架构。 但实际上、您只能选择 VCO1或 VCO2。 我对数据表中的图11如何将两个 VCO 视为以某种方式集成的 VCO 感到困惑。 当 LMK04826看起来像时 、它更像图10、只是没有"VCO1_DIV"块。 是这样吗？[/引述]

使用 LMK04821的 VCO1时、有一个 VCO 后分频器(VCO1_DIV)、可降低 VCO1输出的最大频率。  在 LMK04826中、您将选择 VCO1或 VCO2 -频率范围不会降低。  图11正确。

73、
Timothy