This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2592:解锁、R 后置设置

Guru**** 2391415 points
Other Parts Discussed in Thread: LMX2592, TICSPRO-SW

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/960899/lmx2592-unlock-post-r-setting

器件型号:LMX2592
主题中讨论的其他器件: TICSPRO-SW

大家好、团队、

我对 LMX2592有两个问题。 请回答以下问题吗?

1。

我的客户在将输出频率(VCO)从5200MHz 更改为4800MHz 时观察到 LMX2592解锁。

客户通过将 N 分频器值从13更改为12来更改频率、然后单击"Load Registers"。 有关其他设置、请参阅以下 TICS Pro Capture。

您是否提出解锁行为的任何可能原因?

2.

我们可以选择0作为后置 R 设置。 在这种情况下、后 r 分频器如何工作?

我可以认为1是旁路模式吗?  

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Takeo-San、

    必须调整 ACAL_CMP_DLY 值。 请参阅"表8中该寄存器的说明。 R4寄存器字段说明"。

    如果您将鼠标悬停在 TICSPRO-SW 上的设置上、则会要求您将此设置更改为40。 您能否尝试进行此操作以查看它是否可以解决 PLL 未锁定的问题?

    R 后置设置0可视为保留。 对于 BYPASS、请将此位设置为1。

    谢谢、

    Vibhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Vibhu-San、您好!

    ACAL_CMP_DLY 设置为"25"、CAL_CLK_DIV 设置为" 2分频"。 我认为该设置不违反表8 R4说明中编写的指南。

    其他设置可能会影响锁定?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sato-San:

    您可以尝试设置 CAL_CLK_DIV = div/4吗? 我认为 div/2仍然不够、校准速度可能太快、无法正确校准。