• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 225 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE949-Q1：LVCMOS 时钟输入模式

admin
Guru**** 2382480 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/955783/cdce949-q1-lvcmos-clock-input-mode

器件型号：CDCE949-Q1

大家好、

1) 1)为什么 EVM 在时钟输入端具有交流耦合(C4)、即使它是 LVCMOS 输入端也是如此？

2) 2)对于 IBIS 模型上的 XIN/CLK 引脚、建模了哪个 XTAL 输入或 LVCMOS 输入？ 我的客户希望使用 LVCMOS 输入模式进行仿真。

3) 3)在 LVCMOS 时钟输入模式下、负载电容设置应设置为0pF？ 还是无关？

此致、

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Atsushi、

    默认情况下、EVM 使用27MHz、因此未使用交流耦合外部时钟(具有用于外部偏置的占位符)。 但是、如果输入是 LVCMOS 格式、则无需交流耦合电容器。

    据我所知、IBIS 模型仅描述输出特性、不包括相位噪声。 因此、输入信号类型/质量无关紧要。

    负载电容用于 XTAL 输入。 无需为 LVCMOS 输入添加任何电容接地。

    此致、
    Hao

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hao San、

    IBIS 是"I/O 缓冲器信息规范"、不仅适用于输出、还适用于输入。 客户需要输入特性来分析输入信号反射、等等。 我认为它在 XTAL 模式或 LVCMOS 模式下具有不同的阻抗/特性。

    因此、我想知道在 IBIS 模型中建模了哪种模式、并且想要 LVCMOS 模式版本。

    对于负载电容设置、我想知道负载电容是在 LVCMOS 模式下自动断开并被忽略、还是需要注意(在0x05地址处设置0x00)。

    此致、

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Atsushia-San、

    如果不是不可能的话、很难对 XTAL 输入建模。 也不需要它、因为 XTAL 输入不需要信号完整性分析。 因此、如果对输入建模、它只能是常规输入、即 LVCMOS。

    LVCMOS 和 XTAL 输入需要非常不同的缓冲/驱动电路。 因此它们彼此隔离。 为 XTAL 设置的负载电容不会影响 LVCMOS 输入。

    此致、
    Hao