[参考译文] LMK04228：LMK04228作为参考时钟设计

admin

Other Parts Discussed in Thread: LMK04228, LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1161990/lmk04228-lmk04228-as-a-reference-clock-design

器件型号：LMK04228
主题中讨论的其他器件： LMK04828

大家好、我一直在调试一个板卡、该卡使用 lmk04228作为光纤通信的参考时钟。

问题1：lmk04228的输出时钟为100M、输入晶体振荡器也用作参考。发现一个板卡的输出频率仅为99m、小于其他板的输出。我们还消除了硬件问题、希望您能帮助我们检查配置是否存在任何问题

问题2、时钟输出的板上有两个部件正常、但仍然无法正常通信光学收发器、尝试添加散热器、或者、在芯片上按压绝缘板金属板后、光学收发器可以正常工作、观察示波器和抖动输出时钟而不发生任何变化、因此不知道干扰是什么

以下是我们的配置和原理图、请帮助检查设计中是否存在任何问题

2 年多前

0 admin 2 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

一个卡的频率偏差仅约为0.5mhz、这似乎对电流测试没有很大影响。不同 lmk04228新产品的输出频率偏差是否正常？我的光学收发器主要关注问题2、只能通过使用绝缘背金属板按时钟芯片来正常工作。这种影响是由配置引起的、还是我们的 PCB 设计存在问题

0 admin 2 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

LMK04228可用作双 PLL 模式下的抖动清除器、也可用于单 PLL 模式(PLL2)或分配模式下的时钟发生器。

在任何 PLL 模式下、它都需要 OSCin 输入端的外部 VCXO、这将是 PLL1和/或 PLL2输入的振荡器。

根据您的原理图/硬件、您在 OSCin 输入端没有 VCXO。因此、您不能在 PLL 模式下使用器件。

如果输入和输出频率为100MHz、则可以在分配模式下将其与 CLKin1端口上的输入结合使用、并在 DCLKout/SDCLKout 通道上获得旁路输出。

谢谢！

此致、
Ajeet Pal

0 admin 2 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我看到 lmk04228的手册不支持分配模式、是否可以对 lmk04828使用分配模式

0 admin 2 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我尝试在开发板上使用分配模式、它工作正常、我将在自己的卡上尝试。谢谢你

0 admin 2 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

对这种混乱表示歉意。在之前的应答中有一个修正、其中 LMK04828而非 LMK04228支持分配模式。如果您可能在分配模式下使其工作(LMK04228)、则可能不可靠。因此、您只需要在 PLL 模式下使用它。否则、您可以替换为 LMK04828、并在现有硬件中以分配模式使用。

谢谢！

此致、
Ajeet Pal

0 admin 2 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢你的帮助。分配模式通常可使用，μ s

现在我有一些问题：
1 通过 pll1和 pll2将 clkin0/clkin1作为外部输入时钟、输出时钟和 clkin0/clkin1保持同步、或者只有特定的相位关系
2 是否必须将 osc in 连接到晶体振荡器才能使用 pll1和 pll2？

0 admin 2 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

[引用 userid="466926" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1161990/lmk04228-lmk04228-as-a-reference-clock-design/4374028 #4374028"]1 clkin0/clkin1作为外部输入时钟通过 pll1和 pll2、输出时钟和 clkin0/clkin1保持同步或仅存在特定的相位关系

LMK04228不支持0延迟模式/反馈多路复用器、因此在使用通道分频器时、它无法满足输入和输出之间的相位确定性要求。可以为分压器旁路保持相位关系。

[引用 userid="466926" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1161990/lmk04228-lmk04228-as-a-reference-clock-design/4374028 #4374028"]2 中的 osc in 是否必须连接到晶体振荡器才能使用 pll1和 pll2？

是的、外部 VCXO /晶体振荡器必须连接到 OSCin 才能分别在双 PLL 和/或单 PLL 模式(仅限 PLL2)下运行器件。

谢谢！

此致、

Ajeet Pal

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04228：LMK04228作为参考时钟设计