• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 156 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832：LMK04832 PLLatinum Sim 问题

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/908967/lmk04832-lmk04832-pllatinum-sim-question

器件型号：LMK04832

为了分析双环路模式下 LMK04832的总体相位噪声性能、我首先分析 PLL1、然后导出布线、然后在分析 PLL2时将该布线用作源。  我的问题是有关 PLL1的分析。

1.在分析 PLL1时、如果打算将其用作 PLL2的输入、而在计划将 PLL1的 VCXO 频率用作 PLL2的输入频率时、是否取消选中其他噪声源下的"启用输出/分频器噪声"？  

谢谢

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 usethewpubs,

    PLL1的"使能输出/分频器噪声"是指 OSCout 缓冲器。 PLL2分析已经将 OSCin 缓冲器本底噪声与 PLL 闪烁/FOM 相考虑。 换言之、当保存 PLL1输出以导入 PLL2的 OSC 源噪声时、不应检查"启用输出/分频器噪声"。

    此致、