[参考译文] LMK03328：LMK03328

admin

Guru**** 2017950 points

Other Parts Discussed in Thread: LMK03328

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/902289/lmk03328-lmk03328

器件型号：LMK03328

你(们)好

我想将 LMK03328连接到定义为1.8V AC LVDS 的时钟分配器。

连接根据分配器的建议：Pos 和 Neg LMK03328引脚上的100nF 串行电容器连接到接收器(时钟分配器)的 Pos/Neg 之间的100欧姆端接。

但是、HyperLynx 仿真显示预布局和后布局的 SI 均不良(Neg 信号看起来正常、Pos 信号有多个(！) 导致差分信号看起来非常糟糕的电平)。

我尝试了两件事：

1.短接电容器

2.将100欧姆电阻移到串联电容器的左侧

两次尝试都以更好的 SI 信号结束。

LMK03328能否驱动一个接收器，即“AC LVDS”？

您能解释一下以上内容吗？

如何继续？

谢谢

Amnnon

5 年多前

0 admin 5 年多前

TI__Guru**** 2017950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Amnnon、您好！

是的 LMK03328可以驱动交流 LVDS 接收器、我不确定到底是什么原因导致了您看到的问题。 n 和 p 不应因1而异、应使用0.1uF 电容。

如果您使用单端50 Ω 接地端接而不是 n 和 p 之间的100 Ω 差分、是否有任何差异/改进？

谢谢、此致、Amin

0 admin 5 年多前

TI__Guru**** 2017950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Amin

抱歉、如果我使用单端50欧姆接地端接而不是100欧姆差分、则没有区别/改进。

我采用了完全失败的 HyperLynx 文件、只做了一个更改：用 HCSL_1.8V 模块替换了 LVDS_AC / LVDS_1.8V 模块、信号变为正常(Pos =非 Neg、而不是当前 POS = 0.5x Neg)。

我认为这是 IBIS 的问题。

您能否仔细检查 POS 引脚 AC-LVDS_1.8V 的 IBIS 部分？

谢谢

Amnon

0 admin 5 年多前

TI__Guru**** 2017950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Amnon：

很抱歉、这比预期的时间要长、但我们将对此进行研究、并将告知您。此问题与此主题相同：

http://e2e.ti.com/support/clock-and-timing/f/48/p/902706/3341334#3341334

对吧？

如果是这样、我想结束其中一个对话、然后继续其中一个对话。

此外、如果您想以这种方式共享原理图文件、我们可以仿真该精确模型并查看所发生的情况。您可以继续并在另一个线程中共享它。

谢谢、此致、

Amin

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK03328：LMK03328