请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828 我们使用 LMK04828为 FPGA PLL 提供时钟。 当我们在 输出时钟上启用占空比校正时、FPGA PLL 有时会失去锁定。 当禁用 占空比校正功能时 、FPGA PLL 处于锁定状态。
我们测量两种模式的输出抖动、 启用 占空比校正时抖动会增加。
我们想知道 占空比校正为何会导致这种情况？
您好、user6193156、
您需要设置0x144、以便 SYNC 信号可以到达每个输出分频器。
此致、
