[参考译文] LMK04828：如何防止9.3.2.1条件下的器件时钟中断？

您好、Hirano-San、

第2步可使用动态数字延迟来防止时钟中断。 但是、用户需要知道每个器件时钟和 SYSREF 的相位偏移。 通常、用户必须同步时钟、因为他们无法测量每个器件时钟或 SYSREF 的相位偏移。

输出格式可设置为在步骤#2期间断电、同步事件完成后、输出格式可设置为所需的值。 将输出格式设置为断电可避免时钟中断、但当输出格式更改时、它可能会产生短脉冲。

有两个其他选项可避免时钟与 SYNC 分离：

1. 在 SYNC 引脚被置为有效的情况下初始化器件。 SYNC_MODE 多路复用器初始化为 SYNC 引脚状态、SYSREF_MUX 初始化为正常同步状态、所有 SYNC_DISx 位初始化取消置位(允许复位)。 启动时、输出分频器将保持在复位状态、并且输出时钟将仅在 SYNC 引脚被置为无效后开始。
2. 启用 SYNC_PLL1_DLD 或 SYNC_PLL2_DLD。 只要相应的 PLL 被解锁、这个选项在启动时将一个 SYNC 信号置为有效(与第一个选项相似)。 当相应的 PLL 锁定时、SYNC 信号将取消置位、分频器将开始计数。 请注意、此选项仅在使用相应的 PLL 时有效、在分配模式下不起作用。

此致、