This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/914887/lmk04228-pll-lock-status-check
大家好、
JESD204B 无线站项目中的 I DWIN LMK04228。 为了确保两个 PLL 都被锁定、我想我应该在寄存器中将 Status_LD2引脚设置为值0x03吗？ 这可能是一个简单的问题、但我不确定缩写"DLD"的完整含义。
谢谢。
您好、Jerry、
正确的做法是、将 PLL2_LD_MUX 设置为0x03应同时提供 PLL1和 PLL2的锁定检测状态。 DLD 表示"数字锁定检测"。
此致、
