[参考译文] LMK04828：SYSREF 与器件时钟对齐

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/914875/lmk04828-sysref-to-device-clock-alignment

器件型号：LMK04828

您好！

我的客户希望在数据表表表1中的“JESD204B pulser on pin transition”或“JESD204B pulser on SPI programming”生成两个 SYSREF 脉冲。

在这两种情况下、两个 SYSREF 脉冲输出在每个同步事件时是否始终与 DCLKoutX 具有确定的固定相位关系？

然后、客户可以根据这种确定性相位关系调整延迟以获得足够的设置和衰减？

此致、

希拉诺

5 年多前

0 admin 5 年多前

TI__Guru**** 2549240 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Hirano-San、

SYSREF 脉冲输出将始终与 DCLKoutX 具有确定性相位关系、但它们可能与 DCLKoutX 没有固定相位关系。

如果 VCO 频率为3000MHz、DCLKoutX 为100MHz (分频器= 30)、SYSREF 为10MHz (100MHz/10、SYSREF_DIV = 300)、SYSREF 脉冲发生器输出将始终与 DCLKoutX 具有确定性和固定相位关系。这是因为最常见的除数 GCD (100MHz、10MHz)= 10MHz。换句话说、当 SYSREF 频率是所有器件时钟的最大共分频值时、SYSREF 输出将始终与所有 DCLKoutX 输出具有确定性和固定的相位关系。

如果 VCO 频率为3000MHz、DCLKoutX 为100MHz (分频器= 30)、SYSREF 为12MHz (SYSREF_DIV = 250)、SYSREF 脉冲发生器输出将与 DCLKoutX 具有确定性相位关系、但相位关系不 会固定。这是因为最常见的除数 GCD (100MHz、12MHz)= 4MHz。由于 GCD (100MHz、12MHz)= 12MHz/3、12MHz 时钟和100MHz 时钟之间可能存在三种相位关系。换句话说、当 SYSREF 频率不是所有器件时钟的最大共分频值时、SYSREF 输出将与所有器件时钟具有确定性相位关系(器件时钟和 SYSREF 之间仍有有限数量的可预测相位)、但并非与所有器件时钟之间的固定相位关系。

客户应确保 SYSREF 频率等于器件时钟频率的最大共分频值、以便 SYSREF 与器件时钟相位的关系始终是确定的且固定的。然后、客户可以根据这种确定性和固定相位关系调整数字延迟以获得足够的 Tsetup 和 Thold。

此外、如果客户的某些器件时钟不需要与 SYSREF 建立确定性和固定相位关系、例如某些 FPGA 状态机时钟或异步存储器时钟、则在最大的常见分频值计算中不需要考虑它们。在 GCD 计算中只需考虑必须与 JESD 时钟同步的时钟。

此致、

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04828：SYSREF 与器件时钟对齐