This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/911667/lmk03318-simulation-for-loop-filter-design
您好！
我的客户希望进行环路滤波器仿真、但 WEBENCH 时钟架构已停止服务。 PLLatinum 没有器件的模型。
请建议我们如何设计 LMK03318的环路滤波器。
此致、Katsu
您好 Katsu、
感谢您在 E2E 上发帖。 我已将您的职位分配给负责的工程师。 他将在下周初答复您。 此致、 通道
我们确实有测量数据可在 PLLatinum sim 中对 LMK03328进行仿真。 请多花几天时间来整理设计配置文件。
此致、 Hao
请在此处申请访问权限：
https://www.ti.com/licreg/docs/swlicexportcontrol.tsp?form_id=320507∏_no=PLLSIM-LATEST-DESIGN&ref_url=asc_hsdc_hsdc-cts
TI 出口管制团队需要24小时来审批。 之后、我们将授予您访问权限。 获得访问权限后、您可以在 以下网址下载带 LMK03328的 PLLatinum sim：www.ti.com/mysecuresoftware
