我目前正在计划使用 Xilinx ZCU111板作为平台的原型设计、该平台本身使用 LMX2594来生成其某些时钟。 我的应用要求根据时钟误差计算的结果定期即时调整其中一个时钟、并且这种调整必须平稳-在调整期间时钟可能不会关闭、 理想情况下、从一个频率转换到下一个频率时、相位噪声应尽可能小。
所讨论的时钟调整应该很小、并且应该只使用用于控制的 N 分频器分子值来实现。 我还在数据表中看到、该器件提供了一个"斜升"特性、用于在给定的校准域内实现平滑的频率转换。 但是、使用斜坡或直接写入分子似乎需要写入 R0寄存器(FACL_EN)、在第7.3.4节中、我读出"为了使小数杂散保持一致、只要对 R0寄存器进行编程、调制器就会复位。" 这是否意味着该器件根本无法进行无干扰重新配置？ 如果可能、我最好如何实现它？
Noel、您好！
感谢您的回复。 正如我最初提到的、相关设计使用的是第三方评估板、因此我们对该设计的某些部分的控制是有限的。 我们知道、可以注入我们自己的参考时钟并对其进行调优以实现所需的结果、但这意味着我们的原型需要一个额外的子卡、该子卡具有自己的电源和其他附件、 如果可能、我们希望通过直接在 ZCU111板上调整时钟来避免额外的时间和费用。 我随附了 ZCU111手册中的一页、其中说明了时钟结构：
我们最感兴趣的时钟是位于底部的 DAC0。 仅修改 DAC0 (使用 LMX2594)或一次性修改所有时钟(使用 LMK04208)同样是可以接受的。 但我们无法控制用作基准的 TCXO 频率、也无法控制 LMK04208环路滤波器中的122.88MHz VCXO 频率。 本次调查的重点是避免使用我们自己的 SMA 外部参考
关于需要进行多少频率调整、我无法从绝对数的角度来回答。 这是一个实时时钟恢复系统、因此我们预计时钟将需要根据在传入通道上进行的测量值按每秒一次的顺序定期更新。 我不希望这些调整太大；一旦系统第一次锁定、我们可能会考虑以1kHz 或更低的频率进行调整(可能要少得多)。 这里的主要问题是可预测性-我们必须绝对保证这些调整不会干扰时钟。 "可能不会在大多数时间"是不够的。 我记得在 LMX 数据表中有手动"校准辅助"的选项-如果我们可以定义固定频率范围、我们将始终保持在该范围内、这是否是一种获得所需行为的方法？
我还想对 LMX 数据表的第7.3.4节进行一些澄清："为了使小数杂散保持一致、只要对 R0寄存器进行编程、调制器就会复位。" 从普通读数来看、每次重新编程 PLL 频率时、输出都会关断(或以其他方式中断)一段时间。 这对我们来说是一个完整的非启动器、因此我需要更详细地解释这个位。
谢谢、
Phillip
